في 26 يونيو، أعلنت شركة IBM رسميًا ما تدعي أنه أول تقنية في العالم قادرة على إنتاج رقائق أصغر من 1 نانومتر.
وبناءً على ذلك، يبلغ حجم النموذج الأولي الجديد لشريحة IBM 0.7 نانومتر فقط، ويحتوي على ما يقارب 100 مليار ترانزستور في مساحة بحجم ظفر الإصبع. وللمقارنة، فإن هذه الكثافة أعلى بمرتين من أحدث التقنيات التي أعلنت عنها الشركة في عام 2021.
قد يمهد هذا التصميم الطريق لأنظمة حاسوب أسرع وأكثر كفاءة في استهلاك الطاقة في السنوات القادمة.
بل ويعتقد العلماء أن هذا التصميم الجديد قد يؤدي يوماً ما إلى ابتكار ترانزستورات صغيرة تصل إلى 0.1 نانومتر.
قفزة تاريخية إلى الأمام
في عام 1963، أثناء عمله في شركة فيرتشايلد كمدير للبحث والتطوير، كتب جوردون مور فصلاً يصف ما سيصبح مقدمة للقانون الشهير الذي يحمل نفس الاسم.
أصبح قانون مور، الذي اكتُشف عام 1965، المبدأ التوجيهي لتطوير تكنولوجيا أشباه الموصلات. وبموجب هذا القانون، يتضاعف عدد الترانزستورات على الشريحة كل عامين، بينما ينخفض استهلاك الطاقة إلى النصف.
![]() |
سيظل قانون مور ساريًا لعشر سنوات أخرى على الأقل. الصورة: إنتل. |
ثم أضاف مور نتيجتين أخريين: ستؤدي التطورات التكنولوجية إلى زيادة تكلفة تصنيع أجهزة الكمبيوتر، وسينتهي الأمر بالمستهلكين بدفع مبالغ أقل مقابل أجهزة الكمبيوتر بسبب بيع الكثير منها.
بعد مرور نصف قرن، لا يزال قانون مور ساري المفعول. عندما أطلقت شركة إنتل أول شريحة معالج لها في أوائل السبعينيات، كانت تحتوي على 2000 ترانزستور فقط، أما الآن، فتحتوي شريحة المعالج في هاتف آيفون على مليارات الترانزستورات.
على مدى أكثر من 50 عامًا، دأب مصنعو الرقائق على ابتكار أجهزة كمبيوتر أكثر قوة باتباع المبدأ الأساسي لقانون مور: حشر المزيد والمزيد من الترانزستورات على شريحة واحدة.
ولتحقيق ذلك، يقومون باستمرار بتقليص حجم الترانزستورات - وهي مفاتيح صغيرة تقوم بإجراء العمليات الحسابية.
مع ذلك، خلال الخمسة عشر عامًا الماضية، اقترب حجم الترانزستورات من الحد الذي بدأت عنده ميكانيكا الكم بالتأثير على عملها: بضع عشرات من النانومترات فقط. بعبارة أخرى، كان هناك وقت اعتقد فيه العلماء أنه لا يمكن تصغير الترانزستورات أكثر من ذلك.
لحل هذه المشكلة، اقترح مهندسون من مختلف أنحاء الصناعة التحول إلى نهج مألوف في التخطيط الحضري. تحديداً، بدلاً من تكثيف الحجم، ستعتمد البنية الجديدة على "البناء الرأسي" لاستيعاب المزيد من الترانزستورات على الشريحة.
تعتمد شريحة IBM الجديدة أيضاً على هذه الاستراتيجية. وتقوم البنية الجديدة، التي تُسمى التكديس النانوي، بتكديس الترانزستورات عمودياً في طبقتين على شريحة سيليكون دقيقة.
"كعكة متعددة الطبقات"
بحسب مجلة MIT Technology Review، قام المهندسون بإنشاء شريحة IBM الجديدة طبقة تلو الأخرى، مثل خبز الكعكة.
يبدأون بتصنيع الترانزستورات على طبقة من السيليكون. ثم يضعون طبقة أخرى من السيليكون فوق هذه الأجهزة، ويواصلون تصنيع طبقة ثانية من الترانزستورات فوقها مباشرة. وأخيرًا، يقومون بإنشاء وصلات كهربائية بين طبقتي المكونات.
![]() |
يبلغ حجم النموذج الأولي الجديد لشريحة IBM 0.7 نانومتر فقط. الصورة: IBM. |
وفقًا لـ Qing Cao، أستاذ علوم وهندسة المواد في جامعة إلينوي، فإن هذا الهيكل المكدس عموديًا، من خلال الجمع بين نوعين مختلفين من الترانزستورات، يسمى ترانزستور تأثير المجال (CFET).
ليست شركة IBM الشركة الوحيدة التي تتبع هذا النهج. فأكبر مصنعي الرقائق في العالم، مثل إنتل وسامسونج وTSMC، ومختبر Imec المنافس في بلجيكا، جميعهم يجرون أبحاثًا حول ترانزستورات CFET.
ومع ذلك، ذكرت شركة IBM أن تصميمها يختلف في أن الترانزستورات الموجودة في الطبقة الثانية لا تقع مباشرة فوق الترانزستورات الموجودة في الطبقة الأولى.
بدلاً من ذلك، يتم ترتيبها بنمط متداخل. وتزعم شركة الحوسبة الأمريكية العملاقة أن هذا الترتيب يبسط عملية التوصيل، من بين مزايا أخرى.
وفي الوقت نفسه، أشار البروفيسور كاو إلى أن تقنية CFET في بنية IBM النانوية تتناقض مع طريقة أخرى شائعة تستخدم لتصنيع الرقائق ثنائية الطبقات.
عادةً، يقوم المهندسون بتصنيع الترانزستورات على كل طبقة من طبقات الشريحة بشكل مستقل قبل ربط الطبقتين معًا. ومع ذلك، فإن طريقة التصنيع المباشر التي تتبعها شركة IBM تسمح بمحاذاة الطبقات بدقة أكبر، وهو عامل حاسم للأداء نظرًا لصغر حجم الترانزستورات.
في المستقبل، قد يحاول مصنعو الرقائق زيادة كثافة الترانزستورات عن طريق بناء المزيد من الطبقات.
صورة من داخل بنية Nanostack الخاصة بشركة IBM. الصورة: IBM. |
لكن وفقًا للبروفيسور كاو، سيواجهون عقبات عملية هائلة. فعملية التصنيع تنطوي دائمًا على أخطاء، ما يعني وجود نسبة معينة من الرقائق المعيبة عند الشحن.
أوضح كاو قائلاً: "هنا، أنت تبني طبقة أخرى فوق الطبقة السابقة، لذا إذا تعطلت الطبقة العلوية أو السفلية، تصبح الشريحة بأكملها غير قابلة للاستخدام". بعبارة أخرى، مقارنةً بشريحة أحادية الطبقة، يزداد معدل الفشل مع بنية متعددة الطبقات، مما يؤدي إلى خسائر كبيرة في التكاليف.
علاوة على ذلك، يتمثل تحدٍ أساسي آخر في القدرة الحرارية للتصميم. بمعنى آخر، يحتاج المهندسون إلى إيجاد طريقة لتصنيع كل طبقة دون إذابة وصلات الطبقة التي تليها مباشرة.
يستلزم ذلك الحفاظ على عمليات التصنيع عند درجات حرارة أقل من 400 درجة مئوية. وقد توصلت شركة IBM، في تصميمها، إلى طريقة لتصنيع الطبقة الثانية عند درجة حرارة منخفضة كافية، إلا أن هذه الطريقة لا تزال سرًا محفوظًا بعناية.
المصدر: https://znews.vn/ibm-lam-nen-ky-tich-cho-nganh-chip-post1663285.html











