IBM ilmoitti virallisesti 26. kesäkuuta väitteensä mukaan maailman ensimmäisestä teknologiasta, joka pystyy tuottamaan alle 1 nm:n kokoisia siruja.
IBM:n uusi siruprototyyppi on siis vain 0,7 nm:n paksuinen ja sisältää noin 100 miljardia transistoria kynnen kokoisella alueella. Vertailun vuoksi tämä tiheys on kaksi kertaa suurempi kuin yrityksen vuonna 2021 julkistamassa edistyneimmässä teknologiassa.
Tämä suunnittelu voisi tasoittaa tietä nopeammille ja energiatehokkaammille tietokonejärjestelmille tulevina vuosina.
Tutkijat uskovat jopa, että tämä uusi arkkitehtuuri voisi jonain päivänä johtaa jopa 0,1 nm:n kokoisten transistoreiden luomiseen.
Merkittävä harppaus eteenpäin
Vuonna 1963, työskennellessään Fairchildissa tutkimus- ja kehitysjohtajana, Gordon Moore kirjoitti luvun, jossa hän kuvaili sitä, mistä tulisi samannimisen kuuluisan lain edeltäjä.
Vuonna 1965 löydetystä Mooren laista on tullut puolijohdetekniikan kehityksen ohjaava periaate. Tämän lain mukaan transistorien määrä sirulla kaksinkertaistuu kahden vuoden välein, samalla kun virrankulutus puolittuu.
![]() |
Mooren laki pitää paikkansa ainakin seuraavat 10 vuotta. Kuva: Intel. |
Moore lisäsi sitten kaksi muuta seurausta: teknologinen kehitys tekisi tietokoneiden valmistuksesta yhä kalliimpaa ja kuluttajat maksaisivat lopulta tietokoneista vähemmän, koska niitä myytäisiin niin paljon.
Puolen vuosisadan jälkeen Mooren laki pitää edelleen paikkansa. Kun Intel julkaisi ensimmäisen prosessorinsa 1970-luvun alussa, siinä oli vain 2 000 transistoria, mutta nyt iPhonen prosessoripiirissä on miljardeja transistoreita.
Yli 50 vuoden ajan siruvalmistajat ovat johdonmukaisesti luoneet tehokkaampia tietokoneita noudattamalla Mooren lain ydinperiaatetta: mahduttamalla yhä enemmän transistoreita yhdelle sirulle.
Tämän saavuttamiseksi ne pienentävät jatkuvasti transistoreiden – pienten laskelmia suorittavien kytkimien – kokoa.
Viimeisten 15 vuoden aikana transistoreiden koko on kuitenkin lähestynyt rajaa, jossa kvanttimekaniikka alkoi häiritä niiden toimintaa: vain muutamia kymmeniä nanometrejä. Toisin sanoen oli aika, jolloin tiedemiehet uskoivat, ettei transistoreita voitu enää pienentää enempää.
Tämän ongelman ratkaisemiseksi alan insinöörit ovat ehdottaneet siirtymistä kaupunkisuunnittelussa tuttuun lähestymistapaan. Tarkemmin sanottuna koon ahtamisen sijaan uusi arkkitehtuuri "rakentaa korkeammalle", jotta sirulle mahtuu enemmän transistoreita.
IBM:n uusi siru käyttää myös tätä strategiaa. Uusi arkkitehtuuri, jota kutsutaan nanostackingiksi, pinoaa transistorit pystysuunnassa kahteen kerrokseen piimikrosirulle.
"Kerrostettu kakku"
MIT Technology Review'n mukaan insinöörit loivat IBM:n uuden sirun kerros kerrokselta, kuin leivoisivat kakkua.
He aloittavat valmistamalla transistoreita piikerrokselle. Sitten he asettavat toisen piikerroksen näiden laitteiden päälle ja jatkavat toisen transistorikerroksen valmistamista suoraan sen päälle. Lopuksi he muodostavat sähköiset yhteydet kahden komponenttikerroksen välille.
![]() |
IBM:n uusi siruprototyyppi on vain 0,7 nm paksuinen. Kuva: IBM. |
Illinoisin yliopiston materiaalitieteen ja -tekniikan professorin Qing Caon mukaan tätä pystysuunnassa pinottua rakennetta, joka yhdistää kaksi erityyppistä transistoria, kutsutaan kenttätransistoriksi (CFET).
IBM ei ole ainoa tätä lähestymistapaa noudattava yritys. Maailman suurimmat siruvalmistajat, kuten Intel, Samsung , TSMC ja kilpaileva laboratorio Imec Belgiassa, tutkivat kaikki CFETejä.
IBM kuitenkin totesi, että heidän suunnittelunsa eroaa siinä, että toisen kerroksen transistorit eivät sijaitse suoraan ensimmäisen kerroksen transistoreiden päällä.
Sen sijaan ne on järjestetty porrastetusti. Amerikkalainen tietokonejätti väittää, että tämä järjestely yksinkertaistaa johdotusta muiden etujen ohella.
Samaan aikaan professori Cao huomautti, että IBM:n nanostack-arkkitehtuurin CFET-teknologia eroaa toisesta yleisestä menetelmästä, jota käytetään kaksikerroksisten sirujen valmistukseen.
Yleensä insinöörit valmistavat transistorit erikseen kullekin sirukerrokselle ennen kahden kerroksen yhdistämistä. IBM:n suora valmistusmenetelmä mahdollistaa kuitenkin tarkemman kerrosten kohdistuksen, mikä on ratkaiseva tekijä suorituskyvyn kannalta, kun otetaan huomioon transistoreiden erittäin pieni koko.
Tulevaisuudessa siruvalmistajat saattavat yrittää lisätä transistoritiheyttä rakentamalla vielä enemmän kerroksia.
IBM:n Nanostack-arkkitehtuurin sisällä. Kuva: IBM. |
Professori Caon mukaan heillä on kuitenkin edessään valtavia käytännön esteitä. Valmistusprosessissa on aina virheitä, mikä tarkoittaa, että toimituksessa on tietty prosenttiosuus viallisia siruja.
"Tässä rakennat uuden kerroksen edellisen päälle, joten jos joko ylin tai alin kerros pettää, koko sirusta tulee käyttökelvoton", Cao selitti. Toisin sanoen, verrattuna yksikerroksiseen siruun, monikerroksisen arkkitehtuurin vikaantumisaste kasvaa, mikä johtaa merkittäviin kustannusmenetyksiin.
Lisäksi toinen keskeinen haaste on lämpösuunnittelun kapasiteetti. Pohjimmiltaan insinöörien on selvitettävä, miten jokainen kerros valmistetaan sulattamatta välittömästi alla olevan kerroksen liitoksia.
Tämä edellyttää, että valmistusprosessit pidetään alle 400 celsiusasteen lämpötiloissa. IBM:n arkkitehtuurissa yritys on löytänyt tavan valmistaa toinen kerros riittävän alhaisessa lämpötilassa, vaikka yritys onkin edelleen tarkoin varjeltu salaisuus.
Lähde: https://znews.vn/ibm-lam-nen-ky-tich-cho-nganh-chip-post1663285.html













