IBMは半導体業界にとって奇跡的な偉業を成し遂げた。

IBMは、1ナノメートル以下のチップを製造できる世界初の技術を正式に発表し、ムーアの法則の寿命を少なくともあと10年は延ばすと見込んでいる。

ZNews•26/06/2026

IBMは6月26日、1ナノメートル以下のチップを製造できる世界初の技術だとする技術を正式に発表した。

したがって、IBMの新しいチップ試作機はわずか0.7nmのサイズで、爪ほどの面積に約1000億個のトランジスタを搭載している。比較のために述べると、この密度は同社が2021年に発表した最先端技術の2倍に相当する。

この設計は、今後数年間でより高速かつエネルギー効率の高いコンピュータシステムへの道を開く可能性がある。

科学者たちは、この新しい構造が将来、0.1ナノメートルという極めて小さなトランジスタの実現につながる可能性があるとさえ考えている。

画期的な飛躍

1963年、フェアチャイルド社で研究開発部長を務めていたゴードン・ムーアは、後に同名の有名な法則の前身となるものを記述した章を執筆した。

1965年に発見されたムーアの法則は、半導体技術の進歩を導く指針となっている。この法則によれば、チップ上のトランジスタ数は2年ごとに倍増し、消費電力は半減する。

ムーアの法則は少なくとも今後10年間は有効であり続けるだろう。写真：インテル。

ムーアはさらに2つの結果を付け加えた。技術の進歩によってコンピュータの製造コストはますます高くなるだろうが、販売台数が増えることで消費者は最終的にコンピュータの価格を安く抑えることができるだろう、というものだ。

半世紀経った今でも、ムーアの法則は依然として有効だ。インテルが1970年代初頭に最初のプロセッサチップを発表した当時、トランジスタの数はわずか2000個だったが、現在ではiPhoneに搭載されているプロセッサチップには数十億個ものトランジスタが搭載されている。

50年以上にわたり、半導体メーカーはムーアの法則の基本原理、すなわち1つのチップ上にますます多くのトランジスタを詰め込むという原理に従うことで、より高性能なコンピュータを継続的に開発してきた。

これを実現するために、彼らは計算を行う微小なスイッチであるトランジスタのサイズを継続的に縮小している。

しかし、ここ15年の間に、トランジスタのサイズは量子力学がその動作に干渉し始める限界、つまりわずか数十ナノメートルにまで近づきました。言い換えれば、かつて科学者たちはトランジスタをこれ以上小型化することはできないと考えていた時代があったのです。

あなたへのおすすめ

2026年7月1日以降、デジタル変革において以下の5つの行為は厳しく禁止される。2026年7月1日から施行されるデジタル変革法2025は、デジタルシステムおよびデータの妨害または侵害、詐欺、操作、および反競争的行為の5つの行為を禁止している。

2026年7月1日からのデジタル変革に関する国家管理の8つの分野。2025年デジタル変革法は、政策、戦略、国際協力など、デジタル変革に関する国家管理の8つの分野を規定しており、2026年7月1日から施行される。

この問題を解決するため、業界全体のエンジニアは都市計画でおなじみの手法への転換を提案している。具体的には、サイズを詰め込むのではなく、新しいアーキテクチャでは「高さを増す」ことで、チップ上に搭載できるトランジスタの数を増やすというものだ。

IBMの新しいチップもこの戦略を採用している。ナノスタッキングと呼ばれるこの新しいアーキテクチャは、シリコンマイクロチップ上にトランジスタを2層に垂直に積み重ねる。

「レイヤーケーキ」

MITテクノロジーレビューによると、 IBMのエンジニアたちは、ケーキを焼くように、層ごとに積み重ねて新しいチップを作り上げたという。

まず、シリコン層上にトランジスタを作製します。次に、これらのデバイスの上に別のシリコン層を重ね、その真上にさらにトランジスタ層を作製します。最後に、2つの部品層間の電気的な接続を確立します。

IBMの新しいチップ試作機は、わずか0.7nmのサイズです。写真： IBM。

イリノイ大学の材料科学・工学教授であるチン・カオ氏によると、2種類の異なるトランジスタを組み合わせたこの垂直積層構造は、電界効果トランジスタ（CFET）と呼ばれている。

このアプローチを追求しているのはIBMだけではない。インテル、サムスン、TSMCといった世界最大の半導体メーカーや、ベルギーの競合研究所であるImecも、いずれもCFETの研究を行っている。

しかし、IBMは、自社の設計は、第2層のトランジスタが第1層のトランジスタの真上に直接配置されていない点で異なると述べている。

その代わりに、それらは互い違いに配置されています。このアメリカのコンピューター大手は、この配置によって配線が簡素化されるなど、様々な利点があると主張しています。

一方、曹教授は、IBMのナノスタックアーキテクチャにおけるCFET技術は、2層チップの製造に用いられる一般的な方法とは対照的であると指摘した。

通常、エンジニアは各チップ層にトランジスタを個別に作製してから、2つの層を接合します。しかし、IBMの直接作製方式では、より精密な層間位置合わせが可能となり、トランジスタの極めて小さなサイズを考慮すると、これは性能にとって非常に重要な要素となります。

将来的には、半導体メーカーはさらに多くの層を重ねることでトランジスタ密度を高めようとするかもしれない。

IBMのナノスタック・アーキテクチャの内部構造。写真： IBM。

アメリカ合衆国 - ベトナム: お見逃しなく

ベトナムは米国企業に対し、ハイテク分野への投資拡大を奨励している。6月26日午前、ホー・クオック・ズン副首相は政府本部で、コヒーレント・グループ（米国）のサプライチェーン・ディレクターであるジェフ・プレイス氏と会談した。会談の中で、副首相は、ベトナムは米国企業に対し、特にハイテク、イノベーション、半導体産業への投資拡大を奨励していると述べた。