26. juni annonserte IBM offisielt det de hevder er verdens første teknologi som er i stand til å produsere brikker mindre enn 1 nm.
Følgelig måler IBMs nye chipprototype bare 0,7 nm, og inneholder omtrent 100 milliarder transistorer i et område på størrelse med en negl. Til sammenligning er denne tettheten dobbelt så høy som den mest avanserte teknologien selskapet annonserte i 2021.
Denne designen kan bane vei for raskere og mer energieffektive datasystemer i årene som kommer.
Forskere tror til og med at denne nye arkitekturen en dag kan føre til etableringen av transistorer så små som 0,1 nm.
Et milepælssprang fremover
I 1963, mens han var hos Fairchild og fungerte som direktør for forskning og utvikling, skrev Gordon Moore et kapittel som beskrev hva som skulle bli forløperen til den berømte loven med samme navn.
Moores lov, som ble oppdaget i 1965, har blitt det veiledende prinsippet for utviklingen av halvlederteknologi. I følge denne loven dobles antallet transistorer på en brikke hvert andre år, mens strømforbruket halveres.
![]() |
Moores lov vil forbli sann i minst 10 år til. Foto: Intel. |
Moore la deretter til to konsekvenser til: teknologiske fremskritt ville gjøre datamaskinproduksjon stadig dyrere, og forbrukerne ville ende opp med å betale mindre for datamaskiner fordi så mange ville bli solgt.
Etter et halvt århundre gjelder fortsatt Moores lov. Da Intel lanserte sin første prosessorbrikke tidlig på 1970-tallet, hadde den bare 2000 transistorer, men nå har en prosessorbrikke i en iPhone milliarder av transistorer.
I over 50 år har brikkeprodusenter konsekvent laget kraftigere datamaskiner ved å følge kjerneprinsippet i Moores lov: å stappe flere og flere transistorer inn i en enkelt brikke.
For å oppnå dette, krymper de kontinuerlig størrelsen på transistorer – bittesmå brytere som utfører beregninger.
I løpet av de siste 15 årene har imidlertid størrelsen på transistorer nærmet seg grensen der kvantemekanikken begynte å forstyrre driften deres: bare noen få titalls nanometer. Med andre ord, det var en tid da forskere trodde at transistorer ikke kunne miniatyriseres ytterligere.
For å løse dette problemet har ingeniører fra hele bransjen foreslått et skifte til en tilnærming som er kjent fra byplanlegging. Mer spesifikt, i stedet for å stappe i seg størrelse, vil den nye arkitekturen «bygge høyere» for å få plass til flere transistorer på brikken.
IBMs nye brikke benytter også denne strategien. Den nye arkitekturen, kalt nanostacking, vil stable transistorer vertikalt i to lag på en silisiummikrobrikke.
"Lagdelt kake"
Ifølge MIT Technology Review skapte ingeniører IBMs nye brikke lag for lag, som å bake en kake.
De begynner med å lage transistorer på et lag med silisium. Deretter plasserer de et nytt lag med silisium oppå disse enhetene og fortsetter med å lage et andre lag med transistorer rett over det. Til slutt etablerer de elektriske forbindelser mellom de to lagene med komponenter.
![]() |
IBMs nye prototype for brikke måler bare 0,7 nm. Foto: IBM. |
Ifølge Qing Cao, professor i materialvitenskap og -teknikk ved University of Illinois, kalles denne vertikalt stablede strukturen, ved å kombinere to forskjellige typer transistorer, en felteffekttransistor (CFET).
IBM er ikke det eneste selskapet som følger denne tilnærmingen. Verdens største brikkeprodusenter, som Intel, Samsung , TSMC og rivallaboratoriet Imec i Belgia, forsker alle på CFET-er.
IBM uttalte imidlertid at designet deres er forskjellig ved at transistorene i det andre laget ikke er plassert direkte oppå transistorene i det første laget.
I stedet er de ordnet i et forskjøvet mønster. Den amerikanske datagiganten hevder at dette arrangementet forenkler kablingen, blant andre fordeler.
I mellomtiden bemerket professor Cao at CFET-teknologien i IBMs nanostack-arkitektur står i kontrast til en annen vanlig metode som brukes til å produsere tolagsbrikker.
Vanligvis produserer ingeniører transistorer på hvert brikkelag uavhengig av hverandre før de binder de to lagene sammen. IBMs direkte fabrikasjonsmetode muliggjør imidlertid mer presis lagjustering, en avgjørende faktor for ytelse gitt transistorenes ekstremt lille størrelse.
I fremtiden kan chipprodusenter prøve å øke transistortettheten ved å bygge enda flere lag.
Inni IBMs Nanostack-arkitektur. Foto: IBM. |
Ifølge professor Cao vil de imidlertid møte formidable praktiske hindringer. Produksjonsprosessen innebærer alltid feil, noe som betyr at det vil være en viss prosentandel defekte brikker ved forsendelse.
«Her bygger du et nytt lag oppå det forrige, så hvis enten det øverste eller nederste laget svikter, blir hele brikken ubrukelig», forklarte Cao. Med andre ord, sammenlignet med en enkeltlagsbrikke øker feilraten med en flerlagsarkitektur, noe som resulterer i betydelige kostnadstap.
Videre er en annen sentral utfordring termisk designkapasitet. I hovedsak må ingeniører finne ut hvordan de skal lage hvert lag uten å smelte forbindelsene i laget rett under.
Dette krever at produksjonsprosessene opprettholdes ved temperaturer under 400 grader Celsius. I IBMs arkitektur har selskapet funnet en måte å fremstille det andre laget ved en tilstrekkelig lav temperatur, selv om selskapet fortsatt er en godt bevart hemmelighet.
Kilde: https://znews.vn/ibm-lam-nen-ky-tich-cho-nganh-chip-post1663285.html











