Em 26 de junho, a IBM anunciou oficialmente o que afirma ser a primeira tecnologia do mundo capaz de produzir chips menores que 1 nm.
Assim, o novo protótipo de chip da IBM mede apenas 0,7 nm, contendo aproximadamente 100 bilhões de transistores em uma área do tamanho de uma unha. Para efeito de comparação, essa densidade é duas vezes maior que a da tecnologia mais avançada anunciada pela empresa em 2021.
Este projeto poderá abrir caminho para sistemas de computador mais rápidos e com maior eficiência energética nos próximos anos.
Os cientistas acreditam inclusive que essa nova arquitetura poderá um dia levar à criação de transistores tão pequenos quanto 0,1 nm.
Um salto histórico para a frente
Em 1963, enquanto trabalhava na Fairchild como diretor de pesquisa e desenvolvimento, Gordon Moore escreveu um capítulo descrevendo o que se tornaria o precursor da famosa lei de mesmo nome.
Descoberta em 1965, a Lei de Moore tornou-se o princípio orientador para o avanço da tecnologia de semicondutores. De acordo com essa lei, o número de transistores em um chip dobra a cada dois anos, enquanto o consumo de energia é reduzido pela metade.
 |
A Lei de Moore continuará válida por pelo menos mais 10 anos. Foto: Intel. |
Moore acrescentou então mais duas consequências: os avanços tecnológicos tornariam a fabricação de computadores cada vez mais cara, e os consumidores acabariam pagando menos por computadores porque muitos seriam vendidos.
Após meio século, a Lei de Moore ainda se mantém válida. Quando a Intel lançou seu primeiro chip de processador no início da década de 1970, ele tinha apenas 2.000 transistores, mas agora, um chip de processador em um iPhone possui bilhões de transistores.
Por mais de 50 anos, os fabricantes de chips têm criado consistentemente computadores mais poderosos, seguindo o princípio fundamental da Lei de Moore: colocar cada vez mais transistores em um único chip.
Para alcançar esse objetivo, eles reduzem continuamente o tamanho dos transistores — minúsculos interruptores que realizam cálculos.
No entanto, nos últimos 15 anos, o tamanho dos transistores aproximou-se do limite em que a mecânica quântica começou a interferir em seu funcionamento: apenas algumas dezenas de nanômetros. Em outras palavras, houve um tempo em que os cientistas acreditavam que os transistores não poderiam ser miniaturizados ainda mais.
Para resolver esse problema, engenheiros de toda a indústria propuseram uma mudança para uma abordagem comum no planejamento urbano. Especificamente, em vez de comprimir o tamanho, a nova arquitetura "construirá mais alta" para acomodar mais transistores no chip.
O novo chip da IBM também emprega essa estratégia. A nova arquitetura, chamada nanostacking, empilha transistores verticalmente em duas camadas em um microchip de silício.
"Bolo em camadas"
Segundo a MIT Technology Review, os engenheiros criaram o novo chip da IBM camada por camada, como quem assa um bolo.
Eles começam fabricando transistores em uma camada de silício. Em seguida, colocam outra camada de silício sobre esses dispositivos e continuam fabricando uma segunda camada de transistores diretamente acima dela. Finalmente, estabelecem as conexões elétricas entre as duas camadas de componentes.
 |
O novo protótipo de chip da IBM mede apenas 0,7 nm. Foto: IBM. |
Segundo Qing Cao, professor de ciência e engenharia de materiais da Universidade de Illinois, essa estrutura empilhada verticalmente, que combina dois tipos diferentes de transistores, é chamada de transistor de efeito de campo (CFET).
A IBM não é a única empresa a seguir essa abordagem. Os maiores fabricantes de chips do mundo, como Intel, Samsung , TSMC e o laboratório rival Imec, na Bélgica, estão todos pesquisando CFETs.
No entanto, a IBM afirmou que seu projeto difere no fato de que os transistores da segunda camada não estão localizados diretamente sobre os transistores da primeira camada.
Em vez disso, estão dispostos em um padrão escalonado. A gigante americana da computação afirma que essa disposição simplifica a fiação, entre outros benefícios.
Entretanto, o Professor Cao observou que a tecnologia CFET na arquitetura nanostack da IBM contrasta com outro método comum usado para fabricar chips de duas camadas.
Normalmente, os engenheiros fabricam os transistores em cada camada do chip de forma independente antes de unir as duas camadas. No entanto, o método de fabricação direta da IBM permite um alinhamento de camadas mais preciso, um fator crucial para o desempenho, dada a dimensão extremamente reduzida dos transistores.
No futuro, os fabricantes de chips poderão tentar aumentar a densidade de transistores construindo ainda mais camadas.
 |
Por dentro da arquitetura Nanostack da IBM. Foto: IBM.  O Vietnã incentiva empresas americanas a expandirem seus investimentos em alta tecnologia.Na manhã de 26 de junho, na sede do governo, o vice-primeiro-ministro Ho Quoc Dung recebeu o Sr. Jeff Place, diretor da cadeia de suprimentos do Coherent Group (EUA). Durante a reunião, o vice-primeiro-ministro afirmou que o Vietnã incentiva as empresas americanas a expandirem seus investimentos, especialmente nos setores de alta tecnologia, inovação e semicondutores.  Incentivar as empresas americanas a expandirem seus investimentos em setores de alta tecnologia.O vice-primeiro-ministro Ho Quoc Dung afirmou que o Vietnã acolhe com satisfação as empresas americanas que desejam continuar expandindo suas operações no país, especialmente nos setores de alta tecnologia e de alto valor agregado.  O Vietnã e os Estados Unidos reforçam a cooperação para lidar com as consequências da guerra.VTV.vn - No dia 22 de junho, o Secretário-Geral e Presidente To Lam recebeu o Secretário Interino da Marinha dos EUA, Hung Cao. |
No entanto, de acordo com o Professor Cao, eles enfrentarão obstáculos práticos formidáveis. O processo de fabricação sempre envolve erros, o que significa que haverá uma certa porcentagem de chips defeituosos no momento do envio.
"Aqui, você está construindo outra camada sobre a anterior, então, se a camada superior ou inferior falhar, todo o seu chip se torna inutilizável", explicou Cao. Em outras palavras, em comparação com um chip de camada única, a taxa de falhas aumenta com uma arquitetura multicamadas, resultando em perdas de custo significativas.
Além disso, outro desafio fundamental é a capacidade de projeto térmico. Essencialmente, os engenheiros precisam descobrir como fabricar cada camada sem derreter as conexões da camada imediatamente inferior.
Isso exige que os processos de fabricação sejam mantidos a temperaturas abaixo de 400 graus Celsius. Na arquitetura da IBM, a empresa encontrou uma maneira de fabricar a segunda camada a uma temperatura suficientemente baixa, embora o processo permaneça um segredo bem guardado.
Fonte: https://znews.vn/ibm-lam-nen-ky-tich-cho-nganh-chip-post1663285.html
