26 червня IBM офіційно оголосила про те, що, за їхніми словами, є першою у світі технологією, здатною виробляти чіпи менші за 1 нм.
Відповідно, новий прототип чіпа IBM має розмір лише 0,7 нм, що містить приблизно 100 мільярдів транзисторів на площі розміром з ніготь. Для порівняння, ця щільність вдвічі вища, ніж у найсучаснішої технології, анонсованої компанією у 2021 році.
Ця конструкція може прокласти шлях для швидших та енергоефективніших комп'ютерних систем у найближчі роки.
Вчені навіть вважають, що ця нова архітектура може одного дня призвести до створення транзисторів розміром до 0,1 нм.
Знаковий стрибок уперед
У 1963 році, перебуваючи у Fairchild на посаді директора з досліджень і розробок, Гордон Мур написав розділ, у якому описав те, що стало попередником відомого однойменного закону.
Відкритий у 1965 році, закон Мура став провідним принципом розвитку напівпровідникової технології. Згідно з цим законом, кількість транзисторів на кристалі подвоюється кожні два роки, тоді як споживання енергії зменшується вдвічі.
![]() |
Закон Мура залишатиметься справедливим щонайменше ще 10 років. Фото: Intel. |
Потім Мур додав ще два наслідки: технологічний прогрес зробить виробництво комп'ютерів дедалі дорожчим, а споживачі зрештою платитимуть за комп'ютери менше, оскільки їх буде продано так багато.
Після півстоліття закон Мура все ще залишається справедливим. Коли Intel випустила свій перший процесор на початку 1970-х років, він мав лише 2000 транзисторів, але зараз процесор в iPhone має мільярди транзисторів.
Протягом понад 50 років виробники мікросхем послідовно створювали потужніші комп'ютери, дотримуючись основного принципу закону Мура: вміщуючи все більше і більше транзисторів на один чіп.
Щоб досягти цього, вони постійно зменшують розмір транзисторів — крихітних перемикачів, які виконують обчислення.
Однак за останні 15 років розмір транзисторів наблизився до межі, коли квантова механіка почала втручатися в їхню роботу: лише кілька десятків нанометрів. Іншими словами, був час, коли вчені вважали, що транзистори неможливо далі мініатюризувати.
Щоб вирішити цю проблему, інженери галузі запропонували перейти до підходу, знайомого в міському плануванні. Зокрема, замість збільшення розмірів, нова архітектура буде «збільшуватися», щоб розмістити на чіпі більше транзисторів.
Новий чіп IBM також використовує цю стратегію. Нова архітектура, яка називається наностекінг, розміщуватиме транзистори вертикально у два шари на кремнієвому мікрочіпі.
"Шарастовий торт"
Згідно з MIT Technology Review, інженери створювали новий чіп IBM шар за шаром, немов випікають торт.
Вони починають з виготовлення транзисторів на шарі кремнію. Потім вони розміщують ще один шар кремнію поверх цих пристроїв і продовжують виготовлення другого шару транзисторів безпосередньо над ним. Нарешті, вони встановлюють електричні з'єднання між двома шарами компонентів.
![]() |
Новий прототип чіпа IBM виготовлений за техпроцесом лише 0,7 нм. Фото: IBM. |
За словами Цін Цао, професора матеріалознавства та інженерії в Університеті Іллінойсу, ця вертикально розташована структура, що поєднує два різні типи транзисторів, називається польовим транзистором (CFET).
IBM — не єдина компанія, яка застосовує цей підхід. Найбільші світові виробники чіпів, такі як Intel, Samsung , TSMC та конкуруюча лабораторія Imec у Бельгії, досліджують CFET.
Однак IBM заявила, що їхня конструкція відрізняється тим, що транзистори у другому шарі не розташовані безпосередньо поверх транзисторів у першому шарі.
Натомість вони розташовані в шаховому порядку. Американський комп'ютерний гігант стверджує, що таке розташування спрощує проводку, серед інших переваг.
Тим часом, професор Цао зазначив, що технологія CFET в архітектурі nanostack від IBM відрізняється від іншого поширеного методу, який використовується для виробництва двошарових чіпів.
Зазвичай інженери виготовляють транзистори на кожному шарі мікросхеми незалежно, перш ніж склеїти два шари разом. Однак метод прямого виготовлення IBM дозволяє точніше вирівнювання шарів, що є вирішальним фактором для продуктивності, враховуючи надзвичайно малий розмір транзисторів.
У майбутньому виробники мікросхем можуть спробувати збільшити щільність транзисторів, створюючи ще більше шарів.
Всередині архітектури Nanostack від IBM. Фото: IBM. |
Однак, за словами професора Цао, вони зіткнуться з непосильними практичними перешкодами. Виробничий процес завжди пов'язаний з помилками, а це означає, що під час відвантаження буде певний відсоток дефектних чіпів.
«Тут ви будуєте ще один шар поверх попереднього, тому, якщо верхній або нижній шар вийде з ладу, весь ваш чіп стане непридатним для використання», – пояснив Цао. Іншими словами, порівняно з одношаровим чіпом, рівень відмов зростає при багатошаровій архітектурі, що призводить до значних втрат коштів.
Крім того, ще однією ключовою проблемою є теплова проектна здатність. По суті, інженерам потрібно з'ясувати, як виготовити кожен шар, не розплавляючи з'єднання шару, що знаходиться безпосередньо під ним.
Це вимагає, щоб виробничі процеси підтримувалися при температурі нижче 400 градусів Цельсія. В архітектурі IBM компанія знайшла спосіб виготовляти другий шар при досить низькій температурі, хоча компанія залишається в суворій таємниці.
Джерело: https://znews.vn/ibm-lam-nen-ky-tich-cho-nganh-chip-post1663285.html












