Den 26. juni annoncerede IBM officielt, hvad de hævder er verdens første teknologi, der er i stand til at producere chips mindre end 1 nm.
IBMs nye chipprototype måler derfor kun 0,7 nm og indeholder cirka 100 milliarder transistorer på størrelse med en fingernegl. Til sammenligning er denne tæthed dobbelt så høj som den mest avancerede teknologi, som virksomheden annoncerede i 2021.
Dette design kan bane vejen for hurtigere og mere energieffektive computersystemer i de kommende år.
Forskere mener endda, at denne nye arkitektur en dag kan føre til skabelsen af transistorer så små som 0,1 nm.
Et milepælsspring fremad
I 1963, mens han var hos Fairchild og fungerede som direktør for forskning og udvikling, skrev Gordon Moore et kapitel, der beskrev, hvad der skulle blive forløberen for den berømte lov af samme navn.
Moores lov, der blev opdaget i 1965, er blevet det ledende princip for udviklingen af halvlederteknologi. Ifølge denne lov fordobles antallet af transistorer på en chip hvert andet år, mens strømforbruget halveres.
![]() |
Moores lov vil forblive sand i mindst 10 år endnu. Foto: Intel. |
Moore tilføjede derefter to konsekvenser mere: teknologiske fremskridt ville gøre computerproduktion stadig dyrere, og forbrugerne ville ende med at betale mindre for computere, fordi der ville blive solgt så mange.
Efter et halvt århundrede gælder Moores lov stadig. Da Intel lancerede sin første processorchip i starten af 1970'erne, havde den kun 2.000 transistorer, men nu har en processorchip i en iPhone milliarder af transistorer.
I over 50 år har chipproducenter konsekvent skabt mere kraftfulde computere ved at følge kerneprincippet i Moores lov: at proppe flere og flere transistorer ind på en enkelt chip.
For at opnå dette reducerer de løbende størrelsen på transistorer - bittesmå kontakter, der udfører beregninger.
I de sidste 15 år har transistorernes størrelse imidlertid nået grænsen, hvor kvantemekanikken begyndte at forstyrre deres funktion: blot et par ti nanometer. Med andre ord var der engang, hvor forskere troede, at transistorer ikke kunne miniaturiseres yderligere.
For at løse dette problem har ingeniører fra hele branchen foreslået et skift til en tilgang, der er velkendt inden for byplanlægning. Helt konkret vil den nye arkitektur, i stedet for at proppe i størrelse, "bygge højere" for at få plads til flere transistorer på chippen.
IBMs nye chip anvender også denne strategi. Den nye arkitektur, kaldet nanostacking, vil stable transistorer lodret i to lag på en siliciummikrochip.
"Lagdelt kage"
Ifølge MIT Technology Review skabte ingeniører IBMs nye chip lag for lag, ligesom når de bager en kage.
De begynder med at fremstille transistorer på et lag silicium. Derefter placerer de et andet lag silicium oven på disse enheder og fortsætter med at fremstille et andet lag transistorer direkte ovenpå det. Til sidst etablerer de elektriske forbindelser mellem de to lag af komponenter.
![]() |
IBMs nye chipprototype måler kun 0,7 nm. Foto: IBM. |
Ifølge Qing Cao, professor i materialevidenskab og -teknik ved University of Illinois, kaldes denne vertikalt stablede struktur, ved at kombinere to forskellige typer transistorer, en felteffekttransistor (CFET).
IBM er ikke det eneste firma, der forfølger denne tilgang. Verdens største chipproducenter, såsom Intel, Samsung , TSMC og rivallaboratoriet Imec i Belgien, forsker alle i CFET'er.
IBM udtalte dog, at deres design adskiller sig ved, at transistorerne i det andet lag ikke er placeret direkte oven på transistorerne i det første lag.
I stedet er de arrangeret i et forskudt mønster. Den amerikanske computergigant hævder, at dette arrangement forenkler ledningsføringen, blandt andre fordele.
I mellemtiden bemærkede professor Cao, at CFET-teknologien i IBMs nanostack-arkitektur står i kontrast til en anden almindelig metode, der bruges til at fremstille tolagschips.
Typisk fremstiller ingeniører transistorer på hvert chiplag uafhængigt, før de binder de to lag sammen. IBMs direkte fremstillingsmetode muliggør dog en mere præcis lagjustering, en afgørende faktor for ydeevnen i betragtning af transistorernes ekstremt lille størrelse.
I fremtiden kan chipproducenter forsøge at øge transistortætheden ved at bygge endnu flere lag.
Inde i IBMs Nanostack-arkitektur. Foto: IBM. |
Ifølge professor Cao vil de dog stå over for store praktiske hindringer. Fremstillingsprocessen indebærer altid fejl, hvilket betyder, at der vil være en vis procentdel af defekte chips ved forsendelse.
"Her bygger du et andet lag oven på det forrige, så hvis enten det øverste eller nederste lag fejler, bliver hele din chip ubrugelig," forklarede Cao. Med andre ord, sammenlignet med en enkeltlagschip stiger fejlraten med en flerlagsarkitektur, hvilket resulterer i betydelige omkostningstab.
Derudover er en anden central udfordring termisk designkapacitet. I bund og grund skal ingeniører finde ud af, hvordan man fremstiller hvert lag uden at smelte forbindelserne i laget umiddelbart nedenunder.
Dette nødvendiggør, at fremstillingsprocesserne opretholdes ved temperaturer under 400 grader Celsius. I IBMs arkitektur har virksomheden fundet en måde at fremstille det andet lag ved en tilstrækkelig lav temperatur, selvom virksomhedens identitet forbliver en velbevaret hemmelighed.
Kilde: https://znews.vn/ibm-lam-nen-ky-tich-cho-nganh-chip-post1663285.html










