Op 26 juni kondigde IBM officieel aan wat volgens hen 's werelds eerste technologie is die chips kleiner dan 1 nm kan produceren.
Het nieuwe chipprototype van IBM meet dan ook slechts 0,7 nm en bevat ongeveer 100 miljard transistors op een oppervlakte ter grootte van een vingernagel. Ter vergelijking: deze dichtheid is twee keer zo hoog als die van de meest geavanceerde technologie die het bedrijf in 2021 aankondigde.
Dit ontwerp zou de weg kunnen vrijmaken voor snellere en energiezuinigere computersystemen in de komende jaren.
Wetenschappers geloven zelfs dat deze nieuwe architectuur op een dag zou kunnen leiden tot de creatie van transistors zo klein als 0,1 nm.
Een baanbrekende stap voorwaarts
In 1963 schreef Gordon Moore, toen hij bij Fairchild werkte als directeur onderzoek en ontwikkeling, een hoofdstuk waarin hij beschreef wat de voorloper zou worden van de beroemde wet met dezelfde naam.
De wet van Moore, ontdekt in 1965, is uitgegroeid tot het leidende principe voor de vooruitgang in de halfgeleidertechnologie. Volgens deze wet verdubbelt het aantal transistors op een chip elke twee jaar, terwijl het energieverbruik halveert.
![]() |
De wet van Moore blijft in ieder geval nog 10 jaar geldig. Foto: Intel. |
Moore voegde daar nog twee gevolgen aan toe: technologische vooruitgang zou de productie van computers steeds duurder maken, en consumenten zouden uiteindelijk minder voor computers betalen omdat er zoveel van verkocht zouden worden.
Na een halve eeuw is de wet van Moore nog steeds van toepassing. Toen Intel begin jaren zeventig zijn eerste processorchip lanceerde, bevatte deze slechts 2000 transistors, maar nu heeft een processorchip in een iPhone miljarden transistors.
Al meer dan 50 jaar creëren chipfabrikanten steeds krachtigere computers door het kernprincipe van de Wet van Moore te volgen: steeds meer transistors op één chip proppen.
Om dit te bereiken, verkleinen ze voortdurend de transistors – minuscule schakelaars die berekeningen uitvoeren.
De afgelopen vijftien jaar is de grootte van transistors echter tot een grens gedaald waarbij de kwantummechanica hun werking begon te beïnvloeden: slechts enkele tientallen nanometers. Met andere woorden, er was een tijd dat wetenschappers dachten dat transistors niet verder geminiaturiseerd konden worden.
Om dit probleem op te lossen, hebben ingenieurs in de hele sector een overstap voorgesteld naar een aanpak die bekend is uit de stedenbouw. Concreet betekent dit dat de nieuwe architectuur, in plaats van de chip groter te maken, de chip hoger zal bouwen om er meer transistors op te kunnen plaatsen.
De nieuwe chip van IBM maakt ook gebruik van deze strategie. De nieuwe architectuur, nanostacking genaamd, stapelt transistors verticaal in twee lagen op een siliciummicrochip.
"Gelaagde taart"
Volgens MIT Technology Review hebben ingenieurs de nieuwe chip van IBM laagje voor laagje opgebouwd, net zoals ze een taart bakken.
Ze beginnen met het fabriceren van transistors op een siliciumlaag. Vervolgens plaatsen ze een tweede siliciumlaag bovenop deze componenten en fabriceren ze direct daarboven een tweede laag transistors. Ten slotte leggen ze elektrische verbindingen tussen de twee lagen componenten.
![]() |
IBM's nieuwe chipprototype meet slechts 0,7 nm. Foto: IBM. |
Volgens Qing Cao, hoogleraar materiaalkunde aan de Universiteit van Illinois, wordt deze verticaal gestapelde structuur, die twee verschillende soorten transistors combineert, een veldeffecttransistor (CFET) genoemd.
IBM is niet het enige bedrijf dat deze aanpak volgt. 's Werelds grootste chipfabrikanten, zoals Intel, Samsung , TSMC en concurrent Imec in België, doen allemaal onderzoek naar CFET's.
IBM gaf echter aan dat hun ontwerp verschilt doordat de transistors in de tweede laag niet direct boven de transistors in de eerste laag zijn geplaatst.
In plaats daarvan zijn ze in een verspringend patroon gerangschikt. De Amerikaanse computergigant beweert dat deze opstelling onder andere de bekabeling vereenvoudigt.
Professor Cao merkte ondertussen op dat de CFET-technologie in IBM's nanostack-architectuur in contrast staat met een andere gangbare methode voor de productie van chips met twee lagen.
Normaal gesproken fabriceren ingenieurs transistors op elke chiplaag afzonderlijk voordat ze de twee lagen aan elkaar verbinden. De directe fabricagemethode van IBM maakt echter een nauwkeurigere uitlijning van de lagen mogelijk, een cruciale factor voor de prestaties gezien de extreem kleine afmetingen van de transistors.
In de toekomst zullen chipfabrikanten wellicht proberen de transistordichtheid te verhogen door nog meer lagen toe te voegen.
Een kijkje in de Nanostack-architectuur van IBM. Foto: IBM. |
Volgens professor Cao zullen ze echter op aanzienlijke praktische obstakels stuiten. Het productieproces kent immers altijd fouten, wat betekent dat er bij verzending een bepaald percentage defecte chips zal zijn.
"Hier bouw je een extra laag bovenop de vorige, dus als de bovenste of onderste laag uitvalt, wordt je hele chip onbruikbaar", legde Cao uit. Met andere woorden, vergeleken met een chip met één laag, neemt de kans op uitval toe bij een architectuur met meerdere lagen, wat leidt tot aanzienlijke kostenverliezen.
Een andere belangrijke uitdaging is de thermische capaciteit van het ontwerp. In wezen moeten ingenieurs uitzoeken hoe ze elke laag kunnen produceren zonder de verbindingen van de direct daaronder liggende laag te laten smelten.
Dit vereist dat de productieprocessen bij temperaturen onder de 400 graden Celsius worden uitgevoerd. IBM heeft in zijn architectuur een manier gevonden om de tweede laag bij een voldoende lage temperatuur te produceren, hoewel de methode hiervoor een goed bewaard geheim blijft.
Bron: https://znews.vn/ibm-lam-nen-ky-tich-cho-nganh-chip-post1663285.html











