Huawei sucht nach neuen Wegen, um die US-amerikanischen Chipbarrieren zu überwinden.

Besucher gehen am Huawei Atlas 900 A3 SuperPoD-System auf der AI World Conference in Shanghai, China, am 28. Juli 2025 vorbei. (Foto: AP)

Huawei gab am 29. Mai bekannt, dass es ein neues Chip-Designprinzip verfolgt, das sich auf die Erhöhung der Signalübertragungsgeschwindigkeit anstatt auf die weitere Verkleinerung der Transistoren konzentriert, inmitten von US-Beschränkungen, die es China erschweren, Zugang zu fortschrittlichen Chip-Herstellungsanlagen zu erhalten.

Seit 2019 ist China der Import der modernsten Ultrakurzdistanz-Lithografieanlagen (EUV) von ASML untersagt. Diese Anlagen werden eingesetzt, um extrem kleine Details auf Chips zu gravieren und so die Herstellung leistungsstärkerer Chips durch immer kleinere Fertigungsprozesse zu ermöglichen. Der Mangel an EUV-Lithografie erschwert es chinesischen Unternehmen, mit führenden Herstellern wie TSMC zu konkurrieren.

Jahrzehntelang entwickelte sich die Halbleiterindustrie gemäß dem Mooreschen Gesetz, was bedeutet, dass sich die Anzahl der Transistoren auf einem Chip typischerweise alle zwei Jahre verdoppelt. Huawei argumentiert, dass dieser Ansatz an seine physikalischen Grenzen stößt und externe Einschränkungen dazu führen, dass das Unternehmen früher als seine Wettbewerber auf Hindernisse stößt.

Huaweis neuer Ansatz heißt Tau-Skalierungsgesetz und beschreibt das Prinzip der Chipoptimierung anhand der Signalübertragungszeit. Die zentrale Technik ist LogicFolding. Dabei werden Logikschaltungen, analoge Schaltungen und Speicher in einer gestapelten Struktur mit engeren Verbindungen angeordnet, um Dichte, Leistung und Betriebsgeschwindigkeit zu verbessern.

Viele Experten sind jedoch der Ansicht, dass die Reduzierung der Signallatenz kein neues Konzept ist. Nvidia-CEO Jensen Huang erklärte am 28. Mai, dies sei zwar ein Fortschritt für Huawei, aber noch keine Bedrohung für TSMC, da das Unternehmen bereits seit fast zehn Jahren Chip-Die-Stacking- und 3D-Packaging-Technologien einsetze.

Bernstein-Analysten warnen davor, dass das Stapeln mehrerer Chipschichten zwar die Transistordichte erhöht, aber auch zu einer höheren Leistungsdichte und einem erhöhten Überhitzungsrisiko führt. Auch die Ausbeute und die Herstellungskosten stellen große Herausforderungen dar.

Huawei gibt an, dass sein neuer Kirin-Smartphone-Chip, dessen Markteinführung für später in diesem Jahr erwartet wird, als erster die LogicFolding-Architektur nutzen wird. Laut He Tingbo, Präsident der Halbleitersparte von Huawei, kann der neue Chip die Energieeffizienz um 41 % verbessern und die maximale Betriebsgeschwindigkeit im Vergleich zu früheren einlagigen Designs um fast 13 % steigern.

Huawei hat jedoch noch keine endgültigen Produktpreise, Produktionskosten oder konkrete Vergleichsdaten mit Konkurrenzchips veröffentlicht. Omdia-Experte Lian Jye Su geht davon aus, dass derzeit keine spezifischen Daten für eine unabhängige Überprüfung vorliegen.

Quelle: https://vtv.vn/huawei-tim-huong-di-moi-de-vuot-rao-can-chip-cua-my-10026052915150093.htm