La fase finale del processo di progettazione dei chip, nota come fase di tapeout del silicio, è un processo rigoroso e costoso che non ammette errori di progettazione. Se il progetto fallisce dopo la fase di tapeout, i produttori di chip devono avviare un nuovo ciclo di "riprogettazione", che può durare fino a 12 mesi o più. Questo ritardo nella riprogettazione non solo richiede ulteriori e costose risorse di ricerca e sviluppo, ma può anche impedire ai produttori di chip di immettere i loro prodotti sul mercato nei tempi previsti.
Keysight Technologies offre una vasta gamma di soluzioni di misurazione e collaudo.
La piattaforma Keysight USPA fornisce copie digitali di segnali completi a progettisti e ingegneri di chip per la verifica del progetto prima della produzione, minimizzando il rischio di difetti di progettazione e i relativi costi di riprogettazione. La piattaforma USPA integra convertitori di segnale ultraveloci con sistemi di prototipazione FPGA ad alte prestazioni, offrendo ai progettisti una valida alternativa ai sistemi di prototipazione proprietari e personalizzati.
Inoltre, questa soluzione fornisce interfacce di input/output adatte per applicazioni quali lo sviluppo di applicazioni wireless 6G, la memoria digitale a radiofrequenza, la ricerca avanzata in fisica e le applicazioni di acquisizione dati ad alta velocità come radar e radioastronomia.
Il Dr. Joachim Peerlings, Vicepresidente e Direttore Generale del Data Center and Networking Solutions Group di Keysight, ha dichiarato: "La piattaforma USPA di Keysight accelera e mitiga i rischi nello sviluppo di chip, offrendo una soluzione innovativa che affronta le sfide della progettazione di alto livello in un ambiente ad alto costo. Questa solida piattaforma fornisce agli sviluppatori di chip una copia digitale dei futuri dispositivi in silicio, consentendo loro di convalidare completamente progetti e algoritmi, minimizzando i rischi e i costi associati alle riprogettazioni."
Link alla fonte








Commento (0)