화웨이가 기술 업계에 이토록 큰 파장을 일으키는 이유는 무엇일까요?

화웨이의 반도체 성능 향상에 대한 비전은 중국 반도체 시장 전반에 걸쳐 강력한 성장세를 불러일으켰습니다.

인공지능(AI)의 폭발적인 성장은 전례 없는 컴퓨팅 파워 수요를 촉발했습니다. 아마존, 메타플랫폼, 마이크로소프트와 같은 주요 기업들은 미국의 반도체 대기업 엔비디아가 개발한 데이터 센터와 첨단 칩에 수천억 달러를 쏟아붓고 있습니다.

한편, 미국의 무역 제재로 핵심 반도체 제조 기술에 대한 접근이 차단되면서 중국은 인공지능 경쟁에서 뒤처질 위험에 직면해 있습니다.

하지만 이러한 상황에서 중국의 기술 대기업 화웨이는 투자자와 업계 전문가들의 전폭적인 관심을 사로잡았습니다. 특히 화웨이는 첨단 EUV 리소그래피 장비에 의존하지 않는 완전히 새로운 반도체 칩 개발 방향을 발표했습니다.

기술적 혁신

수십 년 전, 인텔의 공동 창립자인 고든 무어는 반도체 제조 공정의 발전으로 집적 회로에 탑재되는 트랜지스터 수가 약 2년마다 두 배로 증가할 것이라고 예측했습니다.

무어의 법칙으로 알려진 이 관찰은 더 작고 더 촘촘하게 집적된 트랜지스터가 효율성을 높이고 전력 소비를 줄임으로써 수십 년 동안 사실로 입증되었습니다.

화웨이가 반도체 칩 개발에 있어 전례 없는 접근 방식을 발표했습니다. 사진: 블룸버그.

하지만 화웨이가 제안한 타우 비율 법칙은 이러한 모델에서 벗어나고자 합니다. 트랜지스터를 극단적으로 축소하는 대신, 이 법칙은 프로세서 내부에서 데이터가 이동해야 하는 거리를 단축하여 성능을 향상시키는 데 초점을 맞춥니다.

화웨이는 이러한 원칙을 바탕으로 신호 전송 중 저항과 정전 용량을 줄여 리소그래피 장비 개선 없이 트랜지스터 밀도를 높일 수 있는 기술인 로직폴딩(LogicFolding) 아키텍처를 동시에 발표했습니다.

이 아이디어는 사실 새로운 것이 아닙니다. 대만의 TSMC와 같은 주요 반도체 설계 업체들은 오랫동안 첨단 스태킹 기술을 사용해 왔습니다. 하지만 화웨이의 솔루션은 칩의 핵심 구조부터 근본적으로 재구성하는 더욱 대담하고 혁신적인 방식을 제안합니다.

이러한 접근 방식은 제조의 복잡성, 열 방출 및 전력 공급 문제 등 상당한 기술적 난제에 직면할 것입니다. 이 기술이 경제적 으로 대규모로 구현될 수 있을지는 두고 봐야 할 문제입니다.

화웨이의 타우 비율 법칙은 칩의 핵심 구조부터 시작하여 더욱 대담하고 근본적인 구조 조정을 제안합니다. 사진: 퓨투룸 그룹.

그럼에도 불구하고 화웨이는 로직폴딩에 대한 야심찬 로드맵을 제시하고 올해 스마트폰에 이 기술을 적용한 첫 번째 칩을 출시할 계획을 발표했습니다. 더 나아가, 화웨이는 2031년까지 1.4nm 공정에 상응하는 트랜지스터 밀도를 달성하겠다는 대담한 목표를 내놓았습니다.

이는 오늘날 세계에서 가장 앞선 기술 중 하나이며, TSMC와 삼성이 최신 EUV 장비에 대규모 투자를 통해 추진하고 있는 로드맵과 동등한 수준입니다.

화웨이 성명의 핵심은 허 여사가 회사의 새로운 방향에서 리소그래피 기술 개선이 "더 이상 필수적이지 않을 것"이라고 주장한 부분입니다. 이는 중국 반도체 산업의 가장 큰 병목 현상을 직접적으로 겨냥한 신호입니다.

생존의 의미

미국의 제재로 인해 중국 기업들은 네덜란드 독점 제조업체인 ASML로부터 EUV 장비를 구매하는 것이 금지되었습니다. 이론적으로, 이들은 기존 방식으로는 3nm 이하의 칩을 생산할 수 없습니다.

화웨이는 로직폴딩 기술을 통해 바로 이러한 장벽을 우회하려는 것으로 보입니다. 만약 성공한다면, 이 기술은 화웨이가 제한된 기계 기술에 의존하는 대신 혁신적인 설계 및 패키징을 통해 칩 성능을 향상시켜 무역 제재를 회피하는 데 도움이 될 것입니다.

더 나아가, 이러한 기술 발전은 화웨이가 TSMC와 같은 주요 경쟁업체와의 기술 격차를 줄이는 데 도움이 될 수 있습니다. 화웨이는 로직폴딩 기술을 통해 2031년까지 1.4nm 공정 칩과 동등한 성능의 반도체를 생산하는 것을 목표로 하고 있습니다.

이러한 목표는 화웨이를 경쟁사(TSMC는 2028년까지 유사한 진전을 목표로 함)보다 몇 년 뒤처지게 하지만, 현재 화웨이와 SMIC가 직면하고 있는 여러 세대에 걸친 격차에 비하면 상당히 좁혀진 격차를 의미합니다.

화웨이는 로직폴딩(LogicFolding)을 통해 EUV 기술 접근 ​​제한이라는 장벽을 우회하려는 것으로 보인다. 사진: ASML.

하지만 이러한 주장과 대량 생산의 현실 사이의 격차는 여전히 큰 문제로 남아 있습니다. 적층형 칩 구조에 층을 추가하면 제조 공정이 상당히 복잡해질 뿐만 아니라 오류 발생률도 높아져 상업적으로 실용적인 칩의 수율이 저하될 위험이 있습니다.

또한, 적층 방식은 상당한 열 관리 문제를 야기합니다. 고밀도로 적층된 칩은 열을 더 많이 축적하는 경향이 있어 더욱 정교한 냉각 시스템이 필요합니다.

한편, 기존의 평면 칩 구조의 가장 큰 장점 중 하나는 열 방출을 위한 표면적을 극대화할 수 있다는 점입니다.

하지만 화웨이가 칩 제조 공정으로 사람들을 놀라게 한 것은 이번이 처음이 아닙니다. 2023년, 화웨이는 7nm 공정으로 제조한 키린 9000S 칩을 탑재한 메이트 60 프로를 출시하여, 제재 속에서 중국이 이러한 기술을 구현할 수 없을 것이라고 믿었던 많은 서방 전문가들을 놀라게 했습니다.

출처: https://znews.vn/vi-sao-huawei-khien-gioi-cong-nghe-day-song-post1654890.html