ຂັ້ນຕອນສຸດທ້າຍໃນຂະບວນການອອກແບບຊິບ, ທີ່ເອີ້ນວ່າ tapeout ຊິລິໂຄນ, ມີຄວາມເຄັ່ງຄັດ, ລາຄາແພງ, ແລະປ່ອຍໃຫ້ຫ້ອງຫນ້ອຍສໍາລັບຄວາມຜິດພາດໃນການອອກແບບ. ຖ້າການອອກແບບລົ້ມເຫລວຫຼັງຈາກ tapeout, chipmakers ຕ້ອງເລີ່ມຕົ້ນວົງຈອນ "re-spin" ໃຫມ່ທີ່ສາມາດຢູ່ໄດ້ 12 ເດືອນຫຼືຫຼາຍກວ່ານັ້ນ. ຄວາມລ່າຊ້າທີ່ເກີດຈາກການອອກແບບໃຫມ່ນີ້ບໍ່ພຽງແຕ່ຕ້ອງການຊັບພະຍາກອນການຄົ້ນຄວ້າແລະການພັດທະນາທີ່ມີລາຄາແພງ, ແຕ່ຍັງສາມາດປ້ອງກັນບໍ່ໃຫ້ chipmakers ໄດ້ຮັບຜະລິດຕະພັນຂອງພວກເຂົາອອກສູ່ຕະຫຼາດຕາມເວລາ.
ເທກໂນໂລຍີ Keysight ສະຫນອງການແກ້ໄຂການວັດແທກແລະການທົດສອບທີ່ຫລາກຫລາຍ.
ແພລະຕະຟອມ Keysight USPA ໃຫ້ຜູ້ອອກແບບຊິບແລະວິສະວະກອນທີ່ມີຄູ່ແຝດດິຈິຕອນຂອງສັນຍານທີ່ສົມບູນເພື່ອກວດສອບການອອກແບບກ່ອນທີ່ຈະຍ້າຍໄປທີ່ການຜະລິດຊິບ, ຫຼຸດຜ່ອນຄວາມສ່ຽງຂອງຄວາມຜິດພາດໃນການອອກແບບແລະຄ່າໃຊ້ຈ່າຍໃນການອອກແບບໃຫມ່. ແພລະຕະຟອມ USPA ປະສົມປະສານຕົວແປງສັນຍານທີ່ໄວທີ່ສຸດກັບລະບົບຕົວແບບ FPGA ທີ່ມີປະສິດທິພາບສູງ, ໃຫ້ນັກອອກແບບທາງເລືອກໃຫ້ກັບລະບົບ prototyping ທີ່ເປັນເຈົ້າຂອງ, ແບບກຳນົດເອງ.
ນອກຈາກນັ້ນ, ການແກ້ໄຂຍັງສະຫນອງການໂຕ້ຕອບ input / output ທີ່ເຫມາະສົມສໍາລັບຄໍາຮ້ອງສະຫມັກລວມທັງການພັດທະນາຄໍາຮ້ອງສະຫມັກວິທະຍຸ 6G, ຫນ່ວຍຄວາມຈໍາຄວາມຖີ່ວິທະຍຸດິຈິຕອນ, ການຄົ້ນຄວ້າຟີຊິກຂັ້ນສູງ, ແລະຄໍາຮ້ອງສະຫມັກທີ່ມີຄວາມໄວສູງ, ເຊັ່ນ: radar ແລະວິທະຍຸດາລາສາດ.
ທ່ານດຣ Joachim Peerlings, ຮອງປະທານແລະຜູ້ຈັດການທົ່ວໄປຂອງ Keysight's Network and Data Center Solutions Group ກ່າວ. "ແພລະຕະຟອມທີ່ມີປະສິດທິພາບນີ້ໃຫ້ນັກພັດທະນາຊິບທີ່ມີຄູ່ແຝດດິຈິຕອນຂອງອຸປະກອນຊິລິໂຄນໃນອະນາຄົດຂອງພວກເຂົາ, ໃຫ້ພວກເຂົາສາມາດກວດສອບການອອກແບບແລະສູດການຄິດໄລ່ຢ່າງສົມບູນ, ຫຼຸດຜ່ອນຄວາມສ່ຽງແລະຄ່າໃຊ້ຈ່າຍທີ່ກ່ຽວຂ້ອງກັບການອອກແບບໃຫມ່."
ແຫຼ່ງທີ່ມາ
(0)