A chiptervezési folyamat utolsó lépése, az úgynevezett szilícium-szalagos kivágás (tapeout), szigorú, költséges és kevés teret enged a tervezési hibáknak. Ha egy terv a kivágás után kudarcot vall, a chipgyártóknak új „újrapörgetési” ciklust kell kezdeniük, amely 12 hónapig vagy tovább is eltarthat. Az újratervezés okozta késedelem nemcsak további, költséges kutatási és fejlesztési erőforrásokat igényel, hanem megakadályozhatja a chipgyártókat abban is, hogy termékeiket időben piacra dobják.
A Keysight Technologies széleskörű mérési és tesztelési megoldásokat kínál.
A Keysight USPA platform a chiptervezők és mérnökök számára a jelek digitális ikertestvérét biztosítja, hogy a terveket a chipgyártás megkezdése előtt ellenőrizhessék, minimalizálva a tervezési hibák és az újratervezési költségek kockázatát. Az USPA platform ultragyors jelátalakítókat integrál egy nagy teljesítményű FPGA prototípus-rendszerrel, alternatívát kínálva a tervezőknek a saját fejlesztésű, egyedi prototípus-rendszerekkel szemben.
Ezenkívül a megoldás megfelelő bemeneti/kimeneti interfészeket is biztosít olyan alkalmazásokhoz, mint a 6G rádióalkalmazás-fejlesztés, a digitális rádiófrekvenciás memória, a fejlett fizikai kutatás és a nagy sebességű adatgyűjtő alkalmazások, mint például a radar és a rádiócsillagászat.
„A Keysight USPA platformja felgyorsítja és kockázatmentesíti a chipfejlesztést, egy olyan újszerű megoldást kínálva, amely a költséghatékony környezetben a legmodernebb tervek kihívásaira ad választ” – mondta Dr. Joachim Peerlings, a Keysight Hálózati és Adatközponti Megoldások Csoportjának alelnöke és vezérigazgatója. „Ez a nagy teljesítményű platform a chipfejlesztők számára a jövőbeli szilíciumeszközük digitális ikertestvérét biztosítja, lehetővé téve számukra a tervek és algoritmusok teljes körű validálását, minimalizálva az újratervezéssel járó kockázatokat és költségeket.”
[hirdetés_2]
Forráslink
Hozzászólás (0)