A chiptervezési folyamat utolsó lépése – más néven a szilícium-szalagos kivonási szakasz – egy szigorú, költséges folyamat, amelyben nincs lehetőség tervezési hibákra. Ha a tervezés a kivonási szakasz után kudarcot vall, a chipgyártóknak új „újrapörgetési” ciklust kell kezdeményezniük, amely akár 12 hónapig vagy tovább is eltarthat. Ez az újratervezési késedelem nemcsak további, költséges kutatási és fejlesztési erőforrásokat igényel, hanem megakadályozhatja a chipgyártókat abban is, hogy termékeiket időben piacra dobják.
A Keysight Technologies széleskörű mérési és tesztelési megoldásokat kínál.
A Keysight USPA platformja a chiptervezők és mérnökök számára a teljes jelek digitális másolatait biztosítja a chipgyártás előtti tervellenőrzéshez, minimalizálva a tervezési hibák és az újratervezési költségek kockázatát. Az USPA platform ultragyors jelátalakítókat integrál nagy teljesítményű FPGA prototípus-rendszerekkel, életképes alternatívát kínálva a tervezőknek a saját fejlesztésű, egyedi prototípus-rendszerekkel szemben.
Ezenkívül ez a megoldás megfelelő bemeneti/kimeneti interfészeket biztosít olyan alkalmazásokhoz, mint a 6G vezeték nélküli alkalmazásfejlesztés, a digitális rádiófrekvenciás memória, a fejlett fizikai kutatás és a nagy sebességű adatgyűjtő alkalmazások, mint például a radar és a rádiócsillagászat.
Dr. Joachim Peerlings, a Keysight Adatközpontok és Hálózati Megoldások Csoportjának alelnöke és vezérigazgatója elmondta: „A Keysight USPA platformja felgyorsítja és csökkenti a chipfejlesztés kockázatait, egy újszerű megoldást kínálva, amely a vezető tervek kihívásaira ad választ egy magas költségű környezetben. Ez a robusztus platform a chipfejlesztők számára a jövő szilíciumeszközeinek digitális másolatát biztosítja, lehetővé téve számukra a tervek és algoritmusok teljes körű validálását, minimalizálva az újratervezéssel járó kockázatokat és költségeket.”
[hirdetés_2]
Forráslink
Hozzászólás (0)