Langkah penting ke hadapan dalam penyelidikan reka bentuk mikrocip di Vietnam

Pejabat Harta Intelek Negara (NOIP) baru sahaja memberikan Paten untuk ciptaan yang dinamakan: "Proses menilai tahap keselamatan perkakasan berdasarkan anggaran kesan penggunaan kuasa" oleh Kumpulan Penyelidik Pusat Penyelidikan dan Aplikasi Reka Bentuk Mikrocip, Institut Teknologi Maklumat, Universiti Kebangsaan Vietnam, Hanoi.

Kumpulan Penyelidikan Sistem Bersepadu Pintar (SISLAB) – Pusat Penyelidikan dan Aplikasi Reka Bentuk Cip Mikro, Institut Teknologi Maklumat, Universiti Kebangsaan Vietnam, Hanoi .

Ini adalah hasil penyelidikan oleh Kumpulan Penyelidikan Sistem Bersepadu Pintar (SISLAB) - Pusat Penyelidikan Reka Bentuk dan Aplikasi Cip Mikro, Institut Teknologi Maklumat, Universiti Kebangsaan Vietnam, Hanoi. Kerja ini membuka pendekatan yang berkesan untuk menguji tahap keselamatan reka bentuk mikrocip terus dari peringkat reka bentuk, sebelum pengeluaran.

Penyelesaian terobosan dalam penilaian keselamatan perkakasan

Ciptaan ini menyediakan proses teknikal yang sistematik yang membolehkan keselamatan reka bentuk kripto-perkakasan dinilai, semasa fasa reka bentuk, melalui analisis kesan penggunaan kuasa yang dianggarkan melalui simulasi, dan bukannya menunggu sehingga pembuatan cip sebenar.

Secara tradisinya, ujian keselamatan perkakasan hanya dilakukan selepas reka bentuk dibuat menjadi cip ASIC atau FPGA, yang mahal dan memakan masa. Dengan serangan saluran sisi yang semakin canggih, pengesanan awal kebocoran maklumat menjadi mendesak.

Proses yang dipatenkan termasuk langkah daripada spesifikasi reka bentuk, penerangan seni bina RTL, simulasi berfungsi, sintesis perkakasan, pemasaan dan analisis parasit, kepada anggaran penggunaan kuasa dan analisis keselamatan melalui teknik statistik seperti ujian-T, anggaran pembezaan (DPA) dan analisis korelasi (CPA). Keseluruhan proses dilakukan pada model reka bentuk sebelum menghantarnya ke pembuatan, menghasilkan penjimatan kos yang ketara dan pengesanan awal kelemahan keselamatan yang boleh dieksploitasi.

Aplikasi praktikal dalam reka bentuk litar mikro keselamatan tinggi

Ciptaan ini amat berguna dalam mereka bentuk dan menilai blok penyulitan perkakasan seperti AES (standard penyulitan lanjutan), RSA (kriptografi kunci awam), ECC (kriptografi berasaskan lengkung)... menyediakan aplikasi yang memerlukan keselamatan tinggi seperti kad bank, pengenalan warga elektronik, sistem ketenteraan , IoT selamat dan peranti terbenam yang selamat.

Contohnya, serangan log kuasa boleh memecahkan kunci AES dalam beberapa minit jika reka bentuk perkakasan tidak dilindungi dengan betul. Penyelesaian yang dipatenkan ini menyediakan alat teknikal yang berkuasa untuk mengesahkan dan meningkatkan rintangan kebocoran kunci rahsia dalam reka bentuk.

Pemberian Paten untuk penyelesaian ini mengesahkan keupayaan penyelidikan dan pembangunan saintis Vietnam dalam bidang reka bentuk semikonduktor dan keselamatan maklumat - bidang berteknologi tinggi yang diutamakan untuk pelaburan dan pembangunan oleh Kerajaan.

Ini juga merupakan demonstrasi gabungan berkesan arah penyelidikan utama semasa seperti kriptografi perkakasan, analisis keselamatan saluran sisi, reka bentuk litar digital (RTL/ASIC/FPGA) dan ujian reka bentuk keselamatan pra-pengeluaran.

Proses teknikal yang dipatenkan

Proses penilaian keselamatan perkakasan berdasarkan jejak anggaran penggunaan kuasa dilakukan melalui langkah berikut: (i) membangunkan spesifikasi reka bentuk kriptografi/keselamatan; (ii) reka bentuk perkakasan dalam borang register-shift (RTL); (iii) mensimulasikan dan mengesahkan kefungsian reka bentuk; (iv) mensintesis dan melaksanakan perkakasan reka bentuk; (v) mengekstrak maklumat impedans dan kapasitans parasit, menganalisis pemasaan statik untuk menyemak tindak balas pemasaan reka bentuk; (vi) mensimulasikan reka bentuk dengan maklumat parasit dan mengekstrak bentuk gelombang isyarat; (vii) menganggar penggunaan kuasa dan mengekstrak kesan yang sepadan; (viii) menginterpolasi dan mengekstrak kesan penggunaan kuasa; (ix) penilaian keselamatan berdasarkan jejak yang dikumpul; (x) menyepadukan reka bentuk ke dalam sistem, sedia untuk fabrikasi IC.

Tajuk Paten: Proses Penilaian Keselamatan Perkakasan Berdasarkan Jejak Anggaran Penggunaan Kuasa
Bidang: Reka bentuk semikonduktor, keselamatan perkakasan
Kuasa mengeluarkan: Jabatan Harta Intelek – Kementerian Sains dan Teknologi
Permohonan: Ujian keselamatan reka bentuk cip kriptografi berasaskan ASIC/FPGA sebelum pengeluaran
Unit penyelidikan: Pusat Penyelidikan Reka Bentuk dan Aplikasi Mikrocip (CICA), Institut Teknologi Maklumat, Universiti Kebangsaan Vietnam, Hanoi
Pencipta: Dr. Bui Duy Hieu, Profesor, Dr. Tran Xuan Tu

VU QUYNH

Sumber: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html