IBM ได้สร้างปาฏิหาริย์ให้กับอุตสาหกรรมชิปแล้ว

IBM ได้ประกาศอย่างเป็นทางการถึงเทคโนโลยีแรกของโลกที่สามารถผลิตชิปที่มีขนาดเล็กกว่า 1 นาโนเมตร ซึ่งจะช่วยยืดอายุการใช้งานของกฎของมัวร์ออกไปอีกอย่างน้อย 10 ปี

เมื่อวันที่ 26 มิถุนายน IBM ได้ประกาศอย่างเป็นทางการถึงสิ่งที่พวกเขาอ้างว่าเป็นเทคโนโลยีแรก ของโลก ที่สามารถผลิตชิปที่มีขนาดเล็กกว่า 1 นาโนเมตรได้

ด้วยเหตุนี้ ชิปต้นแบบรุ่นใหม่ของ IBM จึงมีขนาดเพียง 0.7 นาโนเมตร ประกอบด้วยทรานซิสเตอร์ประมาณ 100 พันล้านตัว ในพื้นที่ขนาดเท่าเล็บมือ เมื่อเปรียบเทียบแล้ว ความหนาแน่นนี้สูงกว่าเทคโนโลยีที่ทันสมัยที่สุดที่บริษัทประกาศในปี 2021 ถึงสองเท่า

การออกแบบนี้อาจปูทางไปสู่ระบบคอมพิวเตอร์ที่เร็วขึ้นและประหยัดพลังงานมากขึ้นในอนาคต

นักวิทยาศาสตร์ เชื่อว่าสถาปัตยกรรมใหม่นี้อาจนำไปสู่การสร้างทรานซิสเตอร์ที่มีขนาดเล็กถึง 0.1 นาโนเมตรได้ในอนาคต

ก้าวสำคัญครั้งสำคัญ

ในปี 1963 ขณะที่ทำงานอยู่ที่บริษัทแฟร์ไชลด์ในตำแหน่งผู้อำนวยการฝ่ายวิจัยและพัฒนา กอร์ดอน มัวร์ ได้เขียนบทหนึ่งซึ่งอธิบายถึงสิ่งที่ต่อมากลายเป็นพื้นฐานของกฎหมายที่มีชื่อเสียงในชื่อเดียวกัน

กฎของมัวร์ ซึ่งค้นพบในปี 1965 ได้กลายเป็นหลักการชี้นำสำหรับการพัฒนาเทคโนโลยีเซมิคอนดักเตอร์ ตามกฎนี้ จำนวนทรานซิสเตอร์บนชิปจะเพิ่มขึ้นเป็นสองเท่าทุกๆ สองปี ในขณะที่การใช้พลังงานลดลงครึ่งหนึ่ง

กฎของมัวร์จะยังคงเป็นจริงต่อไปอีกอย่างน้อย 10 ปี ภาพ: อินเทล

จากนั้นมัวร์ได้กล่าวถึงผลที่ตามมาอีกสองประการ คือ ความก้าวหน้าทางเทคโนโลยีจะทำให้การผลิตคอมพิวเตอร์มีราคาแพงขึ้นเรื่อยๆ และผู้บริโภคจะจ่ายเงินซื้อคอมพิวเตอร์น้อยลงเพราะจะมีการขายคอมพิวเตอร์จำนวนมาก

หลังจากผ่านไปครึ่งศตวรรษ กฎของมัวร์ก็ยังคงเป็นจริงอยู่ เมื่ออินเทลเปิดตัวชิปประมวลผลตัวแรกในช่วงต้นทศวรรษ 1970 มันมีทรานซิสเตอร์เพียง 2,000 ตัว แต่ปัจจุบันชิปประมวลผลในไอโฟนมีทรานซิสเตอร์หลายพันล้านตัว

ตลอดระยะเวลากว่า 50 ปีที่ผ่านมา ผู้ผลิตชิปได้สร้างคอมพิวเตอร์ที่มีประสิทธิภาพมากขึ้นอย่างต่อเนื่อง โดยยึดหลักการสำคัญของกฎของมัวร์ นั่นคือ การอัดทรานซิสเตอร์จำนวนมากขึ้นเรื่อยๆ ลงบนชิปตัวเดียว

เพื่อให้บรรลุเป้าหมายนี้ พวกเขาจึงลดขนาดของทรานซิสเตอร์อย่างต่อเนื่อง ซึ่งเป็นสวิตช์ขนาดเล็กที่ทำการคำนวณ

อย่างไรก็ตาม ในช่วง 15 ปีที่ผ่านมา ขนาดของทรานซิสเตอร์ได้เข้าใกล้ขีดจำกัดที่กลศาสตร์ควอนตัมเริ่มเข้ามาแทรกแซงการทำงานของมันแล้ว นั่นคือเพียงไม่กี่สิบนาโนเมตรเท่านั้น กล่าวอีกนัยหนึ่ง เคยมีช่วงเวลาหนึ่งที่นักวิทยาศาสตร์เชื่อว่าทรานซิสเตอร์ไม่สามารถย่อขนาดลงไปได้อีกแล้ว

คุณอาจสนใจ

การประมูลสิทธิ์ในการใช้หมายเลข SMS 5599 และ 9559 ราคาเริ่มต้น 250 ล้านดองเวียดนามกรมโทรคมนาคมกำลังเตรียมเปิดประมูลสิทธิ์ในการใช้รหัสและหมายเลขโทรศัพท์ต่างๆ รวมถึงหมายเลขบริการข้อความสั้น (SMS) 5599 และ 9559 โดยมีราคาเริ่มต้นที่ 250 ล้านดง

บริษัทผู้ผลิตคอมพิวเตอร์รายใหญ่เตือนว่า ราคา RAM จะไม่มีวันถูกลงอีกแล้วLenovo ผู้ผลิตคอมพิวเตอร์ ได้ออกคำเตือนเกี่ยวกับราคา RAM ในอนาคต

ปัจจุบันมีโทรศัพท์มือถือจากจีน 14 รุ่น ที่มีราคามากกว่า 20 ล้านดองเวียดนาม วางจำหน่ายในเวียดนามสมาร์ทโฟนจากจีนเคยเข้าสู่ตลาดด้วยกลยุทธ์ราคาถูก แต่ปัจจุบันไม่ใช่เช่นนั้นอีกต่อไปแล้ว

เพื่อแก้ปัญหานี้ วิศวกรทั่วทั้งอุตสาหกรรมได้เสนอให้เปลี่ยนไปใช้วิธีการที่คุ้นเคยในการวางผังเมือง โดยเฉพาะอย่างยิ่ง แทนที่จะเพิ่มขนาดให้เล็กลง สถาปัตยกรรมใหม่จะ "สร้างให้สูงขึ้น" เพื่อให้สามารถใส่ทรานซิสเตอร์ลงในชิปได้มากขึ้น

ชิปตัวใหม่ของ IBM ก็ใช้กลยุทธ์นี้เช่นกัน สถาปัตยกรรมใหม่ที่เรียกว่า nanostacking จะเรียงทรานซิสเตอร์ในแนวตั้งเป็นสองชั้นบนไมโครชิปซิลิคอน

เค้กหลายชั้น

จากข้อมูลของ MIT Technology Review วิศวกรของ IBM สร้างชิปตัวใหม่นี้ทีละชั้น เหมือนกับการอบเค้ก

พวกเขาเริ่มต้นด้วยการสร้างทรานซิสเตอร์บนชั้นซิลิคอน จากนั้นวางชั้นซิลิคอนอีกชั้นหนึ่งทับลงบนอุปกรณ์เหล่านี้ และสร้างทรานซิสเตอร์ชั้นที่สองต่อไปโดยตรงเหนือชั้นแรก สุดท้าย พวกเขาสร้างการเชื่อมต่อทางไฟฟ้าขึ้นระหว่างสองชั้นของส่วนประกอบเหล่านั้น

ชิปต้นแบบรุ่นใหม่ของ IBM มีขนาดเพียง 0.7 นาโนเมตร ภาพ: IBM

ศาสตราจารย์ชิง เชา ผู้เชี่ยวชาญด้านวิทยาศาสตร์และวิศวกรรมวัสดุจากมหาวิทยาลัยอิลลินอยส์ กล่าวว่า โครงสร้างที่เรียงซ้อนกันในแนวตั้งนี้ ซึ่งเกิดจากการรวมทรานซิสเตอร์สองประเภทที่แตกต่างกัน เรียกว่า ทรานซิสเตอร์แบบสนามแม่เหล็ก (CFET)

IBM ไม่ใช่บริษัทเดียวที่ใช้วิธีการนี้ ผู้ผลิตชิปรายใหญ่ที่สุดของโลก เช่น Intel, Samsung , TSMC และห้องปฏิบัติการคู่แข่งอย่าง Imec ในเบลเยียม ต่างก็กำลังวิจัย CFET อยู่เช่นกัน

อย่างไรก็ตาม IBM ระบุว่าการออกแบบของพวกเขานั้นแตกต่างออกไปตรงที่ทรานซิสเตอร์ในชั้นที่สองไม่ได้อยู่ทับซ้อนกับทรานซิสเตอร์ในชั้นแรกโดยตรง

แต่กลับจัดเรียงในรูปแบบสลับฟันปลา บริษัทยักษ์ใหญ่ด้านคอมพิวเตอร์ของอเมริกาอ้างว่าการจัดเรียงแบบนี้ช่วยลดความซับซ้อนของสายไฟ รวมถึงข้อดีอื่นๆ อีกด้วย

ในขณะเดียวกัน ศาสตราจารย์ Cao ตั้งข้อสังเกตว่า เทคโนโลยี CFET ในสถาปัตยกรรมนาโนสแต็กของ IBM นั้นแตกต่างจากวิธีการทั่วไปอีกวิธีหนึ่งที่ใช้ในการผลิตชิปสองชั้น

โดยทั่วไป วิศวกรจะสร้างทรานซิสเตอร์บนแต่ละชั้นของชิปแยกกันก่อนที่จะเชื่อมสองชั้นเข้าด้วยกัน อย่างไรก็ตาม วิธีการผลิตโดยตรงของ IBM ช่วยให้สามารถจัดเรียงชั้นได้อย่างแม่นยำยิ่งขึ้น ซึ่งเป็นปัจจัยสำคัญต่อประสิทธิภาพ เนื่องจากทรานซิสเตอร์มีขนาดเล็กมาก

ในอนาคต ผู้ผลิตชิปอาจพยายามเพิ่มความหนาแน่นของทรานซิสเตอร์โดยการสร้างชั้นชิปให้มากขึ้นกว่าเดิม

ภาพภายในสถาปัตยกรรม Nanostack ของ IBM ภาพ: IBM

สหรัฐอเมริกา - เวียดนาม: อย่าพลาด

เวียดนามสนับสนุนให้ธุรกิจของสหรัฐฯ ขยายการลงทุนในด้านเทคโนโลยีขั้นสูงเมื่อเช้าวันที่ 26 มิถุนายน ณ ทำเนียบรัฐบาล รองนายกรัฐมนตรี โฮ กว็อก ดุง ได้ให้การต้อนรับนายเจฟฟ์ เพลส ผู้อำนวยการฝ่ายห่วงโซ่อุปทานของบริษัท โคเฮอเรนท์ กรุ๊ป (สหรัฐอเมริกา) ในระหว่างการประชุม รองนายกรัฐมนตรีได้ยืนยันว่าเวียดนามสนับสนุนให้ธุรกิจของสหรัฐฯ ขยายการลงทุน โดยเฉพาะอย่างยิ่งในอุตสาหกรรมเทคโนโลยีขั้นสูง นวัตกรรม และเซมิคอนดักเตอร์

สนับสนุนให้ธุรกิจของสหรัฐฯ ขยายการลงทุนในภาคส่วนเทคโนโลยีขั้นสูงรองนายกรัฐมนตรี โฮ กว็อก ดุง กล่าวว่า เวียดนามยินดีต้อนรับธุรกิจของสหรัฐฯ ให้ขยายการดำเนินงานในเวียดนามอย่างต่อเนื่อง โดยเฉพาะในอุตสาหกรรมไฮเทคและภาคส่วนที่มีมูลค่าเพิ่มสูง

เวียดนามและสหรัฐอเมริกาเสริมสร้างความร่วมมือในการแก้ไขผลกระทบจากสงครามVTV.vn - เมื่อวันที่ 22 มิถุนายน เลขาธิการและประธานพรรค โต ลัม ได้ให้การต้อนรับ เลขาธิการกระทรวงกองทัพเรือสหรัฐฯ รักษาการ หง เฉา

อย่างไรก็ตาม ศาสตราจารย์เฉา กล่าวว่า พวกเขาจะต้องเผชิญกับอุปสรรคทางปฏิบัติที่ยากลำบาก กระบวนการผลิตมักมีข้อผิดพลาดอยู่เสมอ ซึ่งหมายความว่าจะมีชิปที่ชำรุดอยู่จำนวนหนึ่งเมื่อจัดส่ง

"ในกรณีนี้ คุณกำลังสร้างชั้นใหม่ทับซ้อนกับชั้นก่อนหน้า ดังนั้นหากชั้นบนหรือชั้นล่างเกิดความเสียหาย ชิปทั้งหมดของคุณก็จะใช้งานไม่ได้" เฉาอธิบาย กล่าวอีกนัยหนึ่ง เมื่อเทียบกับชิปแบบชั้นเดียว อัตราความเสียหายจะเพิ่มขึ้นในสถาปัตยกรรมแบบหลายชั้น ส่งผลให้เกิดการสูญเสียต้นทุนอย่างมาก

นอกจากนี้ ความท้าทายหลักอีกประการหนึ่งคือความสามารถในการออกแบบทางความร้อน โดยพื้นฐานแล้ว วิศวกรจำเป็นต้องหาวิธีการผลิตแต่ละชั้นโดยไม่ทำให้รอยต่อของชั้นที่อยู่ด้านล่างละลาย

นี่จึงจำเป็นต้องควบคุมกระบวนการผลิตให้อยู่ในอุณหภูมิต่ำกว่า 400 องศาเซลเซียส ในสถาปัตยกรรมของ IBM บริษัทได้ค้นพบวิธีการผลิตชั้นที่สองที่อุณหภูมิต่ำเพียงพอ แม้ว่าบริษัทจะยังคงเก็บเรื่องนี้เป็นความลับอย่างเข้มงวดก็ตาม

ที่มา: https://znews.vn/ibm-lam-nen-ky-tich-cho-nganh-chip-post1663285.html