Huawei cerca nuove strade per superare le barriere imposte dagli Stati Uniti nel settore dei chip.

VTV.vn - Huawei si sta concentrando sull'aumento della velocità di trasmissione del segnale all'interno dei suoi chip, piuttosto che sull'ulteriore miniaturizzazione dei transistor, per far fronte alle restrizioni statunitensi.

I visitatori passano accanto al sistema Huawei Atlas 900 A3 SuperPoD alla conferenza AI World di Shanghai, in Cina, il 28 luglio 2025. (Foto: AP)

Il 29 maggio Huawei ha annunciato di voler adottare un nuovo principio di progettazione dei chip, incentrato sull'aumento della velocità di trasmissione del segnale piuttosto che sull'ulteriore miniaturizzazione dei transistor, in un contesto di restrizioni statunitensi che rendono difficile per la Cina l'accesso ad apparecchiature avanzate per la produzione di chip.

Dal 2019, la Cina ha subito restrizioni all'importazione delle macchine per litografia a ultra-corta ottica (EUV) più avanzate di ASML. Queste macchine vengono utilizzate per incidere dettagli estremamente piccoli sui chip, consentendo la creazione di chip più potenti attraverso processi produttivi sempre più miniaturizzati. La mancanza della litografia EUV rende difficile per le aziende cinesi competere con produttori leader come TSMC.

Per decenni, l'industria dei semiconduttori si è sviluppata secondo la legge di Moore, il che significa che il numero di transistor su un chip raddoppia tipicamente ogni due anni. Huawei sostiene che questo approccio si stia avvicinando ai suoi limiti fisici, mentre vincoli esterni la costringono a incontrare ostacoli prima dei suoi concorrenti.

Il nuovo approccio di Huawei si chiama Tau Scaling Law e può essere inteso come il principio di ottimizzazione dei chip basato sul tempo di trasmissione del segnale. La tecnica centrale è il LogicFolding, che mira a disporre circuiti logici, circuiti analogici e memoria in una struttura a strati, con connessioni più strette per migliorare la densità, le prestazioni e la velocità operativa.

Un bambino riposa in un negozio di punta Huawei a Pechino, in Cina, il 6 marzo 2025. (Foto: AP)

Tuttavia, molti esperti ritengono che la riduzione della latenza del segnale non sia un concetto nuovo. Il CEO di Nvidia, Jensen Huang, ha dichiarato il 28 maggio che si tratta di un passo avanti per Huawei, ma non ancora di una minaccia per TSMC, poiché l'azienda utilizza la tecnologia di impilamento dei chip e di packaging 3D da quasi 10 anni.

Gli analisti di Bernstein avvertono che sovrapporre più strati di chip può aumentare la densità dei transistor, ma comporta anche una maggiore densità di potenza e un rischio più elevato di surriscaldamento. Anche la resa e i costi di produzione rappresentano ostacoli importanti.

Huawei afferma che il suo nuovo chip per smartphone Kirin, il cui lancio è previsto entro la fine dell'anno, sarà il primo a utilizzare l'architettura LogicFolding. Secondo He Tingbo, presidente della divisione semiconduttori di Huawei, il nuovo chip può migliorare l'efficienza energetica del 41% e aumentare la velocità operativa massima di quasi il 13% rispetto ai precedenti design a singolo strato.

Tuttavia, Huawei non ha ancora pubblicato i dati definitivi sulla produzione, i costi di produzione o dati comparativi specifici con i chip della concorrenza. Lian Jye Su, esperto di Omdia, ritiene che al momento non siano disponibili dati specifici per una verifica indipendente.

Fonte: https://vtv.vn/huawei-tim-huong-di-moi-de-vuot-rao-can-chip-cua-my-10026052915150093.htm