TechSpot 에 따르면 현재 18A 공정의 수율이 10% 미만으로, 생산된 칩 10개 중 거의 9개가 불량품이라는 보고가 있습니다. 이는 인텔에게 큰 난관인데, 특히 인텔이 20A(2nm) 공정을 중단하고 모든 자원을 18A(1.8nm) 공정으로 전환한 상황에서 더욱 그렇습니다. 이러한 상황이 개선되지 않으면 18A 공정은 상업적으로 성공하기 어려울 수 있습니다.
첨단 기술에서 높은 트랜지스터 밀도를 달성하는 것은 반도체 산업 전반의 공통적인 과제입니다. 3nm 미만의 게이트 올 어라운드(GAA) 기술을 보유한 삼성조차도 수율이 50% 미만으로, 때로는 10~20%에 그치는 등 어려움을 겪고 있습니다.
Intel 18A는 Intel Foundry의 칩 제조 사업에서 가장 진보된 공정 노드로 2025년 양산이 예상됩니다.
인텔은 수율 외에도 경쟁사 TSMC에 비해 SRAM 밀도 측면에서도 뒤처지는 문제에 직면해 있습니다. ISSCC 2025 Advance 프로그램에 따르면 TSMC는 N2(2nm) 공정에서 38Mb/mm²의 높은 SRAM 비트 밀도를 달성했으며, 셀 크기는 0.0175μm²에 불과합니다. 반면 인텔의 18A 공정은 셀 크기가 0.021μm²에 불과해 31.8Mb/mm²의 밀도를 달성했습니다. 이는 TSMC의 이전 N3E 및 N5 공정과 동일한 수준입니다.
칩 설계가 점점 더 큰 메모리 용량을 요구함에 따라 SRAM 밀도를 높이는 것이 매우 중요합니다. 모든 방향에서 전기 채널을 제어할 수 있는 GAA 기술은 기존 핀펫(finFET) 기술보다 더 높은 밀도를 달성하는 데 핵심적인 역할을 합니다. 인텔과 TSMC 모두 GAA를 사용하지만, TSMC는 N2 공정을 통해 이 기술을 더욱 효율적으로 활용하고 있습니다.
그럼에도 불구하고 인텔은 2025년 양산에 들어가기 전에 18A 공정을 개선할 시간이 있습니다. 이 공정은 Clearwater Forest 서버 칩, Panther Lake 모바일 CPU, 맞춤형 AI 실리콘과 같은 핵심 제품에 사용될 것으로 예상됩니다.
인텔이 향후 몇 달 안에 수율을 60% 이상으로 향상시킬 수 있다면, 18A 공정은 차세대 제품의 기반이 될 가능성이 여전히 있습니다. 그러나 현재의 어려움을 고려할 때, 이 목표를 달성하기 위한 여정은 쉽지 않을 것입니다.
[광고_2]
출처: https://thanhnien.vn/intel-co-nguy-co-that-bai-voi-quy-trinh-18a-185241207002823811.htm
댓글 (0)