인텔, 18A 공정으로 실패 위기에 처하다

TechSpot 에 따르면, 현재 18A 공정의 수율에 대한 보고서는 10% 미만으로, 이는 생산된 칩 10개 중 9개 가까이가 불량품이라는 것을 의미합니다. 이는 인텔에게 큰 장애물입니다. 특히 회사가 20A(2nm) 공정을 취소하고 모든 리소스를 18A(1.8nm) 공정으로 전환했다는 점을 감안하면 더욱 그렇습니다. 이런 상황이 개선되지 않는다면 18A 공정은 상업적으로 실행 가능하지 않을 수도 있습니다.

첨단 기술로 높은 트랜지스터 밀도를 달성하는 과제는 반도체 산업 전반에서 공통적인 문제입니다. 3nm 이하의 GAA(Gate-All-Around) 기술을 보유한 삼성조차도 수율이 50% 이하로 떨어지고, 때로는 10~20%에 그치는 경우도 있습니다.

Intel 18A는 Intel Foundry의 칩 제조 사업에서 가장 진보된 공정 노드로, 2025년에 양산이 시작될 예정입니다.

수율 외에도 인텔은 경쟁사 TSMC에 비해 SRAM 밀도 측면에서도 뒤처진다는 문제에 직면해 있습니다. ISSCC 2025 Advance 프로그램에 따라 TSMC는 N2(2nm) 공정에서 38Mb/mm²의 높은 SRAM 비트 밀도를 달성했으며, SRAM 셀 크기는 0.0175μm²에 불과합니다. 반면, 인텔의 18A 공정은 0.021μm²의 셀 크기로 31.8Mb/mm²의 밀도만 달성합니다. 이는 TSMC의 이전 N3E 및 N5 공정과 동일합니다.

칩 설계에 점점 더 큰 메모리 용량이 요구됨에 따라 SRAM 밀도를 높이는 것이 중요해졌습니다. 모든 방향에서 전도 채널을 제어할 수 있는 GAA 기술은 기존 finFET 기술보다 더 높은 밀도를 달성하는 데 핵심적인 요소입니다. Intel과 TSMC 모두 GAA를 채택했지만, TSMC는 N2 공정을 통해 이 기술을 더 효율적으로 활용했습니다.

그럼에도 불구하고 인텔은 2025년 양산에 들어가기 전에 18A 공정을 개선할 시간이 있습니다. 이 공정은 Clearwater Forest 서버 칩, Panther Lake 모바일 CPU, 맞춤형 AI 실리콘과 같은 핵심 제품에 사용될 것으로 예상됩니다.

인텔이 앞으로 몇 달 안에 수율을 60% 이상으로 향상시킬 수 있다면, 18A 공정은 차세대 제품의 기반이 될 가능성이 여전히 있습니다. 그러나 현재의 과제를 고려하면 이 목표를 달성하는 여정은 쉽지 않을 것입니다.

출처: https://thanhnien.vn/intel-co-nguy-co-that-bai-voi-quy-trinh-18a-185241207002823811.htm