Vietnam.vn - Nền tảng quảng bá Việt Nam

TSMC sedang membina dua kilang baharu untuk menghasilkan cip 2nm.

Báo Thanh niênBáo Thanh niên22/01/2024

[iklan_1]

Menurut Tech News Space , Ketua Pegawai Eksekutif TSMC, Mark Liu berkongsi rancangan syarikat itu semasa pertemuan baru-baru ini dengan penganalisis dan pelabur, menyuarakan keyakinan bahawa pengeluaran cip besar-besaran menggunakan teknologi pemprosesan 2nm akan bermula seawal tahun 2025. Beliau menyebut hasrat TSMC untuk mewujudkan lebih banyak kemudahan pembuatan di Taman Sains Hsinchu dan Kaohsiung (Taiwan) bagi memenuhi permintaan yang semakin meningkat.

TSMC xây hai nhà máy mới để sản xuất chip 2nm- Ảnh 1.

TSMC menyasarkan untuk menghasilkan cip 2nm secara besar-besaran menjelang separuh kedua tahun 2025.

Secara khususnya, kilang pertama akan terletak berhampiran Baoshan (Hinchu), berhampiran dengan pusat penyelidikan R1 – yang ditubuhkan khusus untuk membangunkan teknologi 2nm. Kilang ini dijangka akan memulakan pengeluaran besar-besaran semikonduktor 2nm pada separuh kedua tahun 2025. Kilang kedua, yang juga direka bentuk untuk menghasilkan cip 2nm, akan terletak di Taman Sains Kaohsiung, sebahagian daripada Taman Sains Selatan Taiwan, dengan rancangan untuk memulakan operasi pada tahun 2026.

Di samping itu, persiapan sedang dijalankan untuk pembinaan kilang ketiga, yang akan bermula selepas syarikat itu menerima kelulusan daripada pihak berkuasa Taiwan.

Tambahan pula, TSMC sedang giat berusaha untuk mendapatkan kelulusan daripada pihak berkuasa di Taiwan untuk membina sebuah lagi kilang di Taman Sains Taichung. Jika pembinaan kemudahan ini bermula pada tahun 2025, pengeluaran akan bermula pada tahun 2027. Dengan pembukaan ketiga-tiga kilang yang mampu menghasilkan cip menggunakan teknologi 2nm, TSMC akan mengukuhkan kedudukannya dengan ketara dalam pasaran semikonduktor global dan menyediakan pelanggan dengan keupayaan baharu untuk menghasilkan cip generasi akan datang.

Rancangan masa hadapan syarikat itu termasuk memulakan pengeluaran besar-besaran dengan teknologi pemprosesan 2nm, yang bertujuan untuk menggunakan transistor get litar penuh nanosheet (GAA) menjelang separuh kedua tahun 2025. Versi proses yang dipertingkatkan, yang dijangka pada tahun 2026, akan mengintegrasikan kuasa dari bahagian belakang cip, sekali gus mengembangkan keupayaan pengeluaran besar-besaran.


[iklan_2]
Pautan sumber

Komen (0)

Sila tinggalkan komen untuk berkongsi perasaan anda!

Dalam topik yang sama

Dalam kategori yang sama

Daripada pengarang yang sama

Warisan

Rajah

Perniagaan

Hal Ehwal Semasa

Sistem Politik

Tempatan

Produk

Happy Vietnam
Bilik Darjah di Pulau Barat (Kepulauan Spratly)

Bilik Darjah di Pulau Barat (Kepulauan Spratly)

Berlama-lama

Berlama-lama

Do Son: Rupa Baharu

Do Son: Rupa Baharu