หัวเว่ยกำลังมองหาช่องทางใหม่เพื่อเอาชนะอุปสรรคด้านชิปจากสหรัฐฯ

VTV.vn - หัวเว่ยกำลังมุ่งเน้นไปที่การเพิ่มความเร็วในการส่งสัญญาณภายในชิปของตน แทนที่จะลดขนาดทรานซิสเตอร์ลงอีก เพื่อรับมือกับข้อจำกัดของสหรัฐฯ

ผู้เข้าชมเดินผ่านระบบ Huawei Atlas 900 A3 SuperPoD ในงาน AI World Conference ที่เซี่ยงไฮ้ ประเทศจีน เมื่อวันที่ 28 กรกฎาคม 2568 (ภาพ: AP)

เมื่อวันที่ 29 พฤษภาคม หัวเว่ยประกาศว่ากำลังดำเนินการตามหลักการออกแบบชิปใหม่ โดยมุ่งเน้นไปที่การเพิ่มความเร็วในการส่งสัญญาณมากกว่าการลดขนาดทรานซิสเตอร์ลงอีก ท่ามกลางข้อจำกัดของสหรัฐฯ ที่ทำให้จีนเข้าถึงอุปกรณ์การผลิตชิปขั้นสูงได้ยาก

นับตั้งแต่ปี 2019 จีนถูกจำกัดการนำเข้าเครื่องพิมพ์ลิโทกราฟีแบบอัลตร้าชอร์ตโธรว์ (EUV) ที่ทันสมัยที่สุดของ ASML เครื่องจักรเหล่านี้ใช้ในการแกะสลักรายละเอียดขนาดเล็กมากบนชิป ทำให้สามารถสร้างชิปที่มีประสิทธิภาพมากขึ้นผ่านกระบวนการผลิตที่เล็กลงเรื่อยๆ การขาดแคลนเครื่องพิมพ์ลิโทกราฟี EUV ทำให้ธุรกิจของจีนแข่งขันกับผู้ผลิตชั้นนำอย่าง TSMC ได้ยาก

เป็นเวลาหลายทศวรรษแล้วที่อุตสาหกรรมเซมิคอนดักเตอร์พัฒนาไปตามกฎของมัวร์ ซึ่งหมายความว่าจำนวนทรานซิสเตอร์บนชิปจะเพิ่มขึ้นเป็นสองเท่าทุกๆ สองปี หัวเว่ยโต้แย้งว่าแนวทางนี้กำลังเข้าใกล้ขีดจำกัดทางกายภาพ ในขณะที่ข้อจำกัดภายนอกกำลังทำให้บริษัทเผชิญกับอุปสรรคเร็วกว่าคู่แข่ง

แนวทางใหม่ของหัวเว่ยเรียกว่ากฎการปรับขนาดเทา (Tau Scaling Law) ซึ่งสามารถเข้าใจได้ว่าเป็นหลักการเพิ่มประสิทธิภาพชิปโดยพิจารณาจากเวลาในการส่งสัญญาณ เทคนิคหลักคือ LogicFolding ซึ่งมีเป้าหมายในการจัดเรียงวงจรลอจิก วงจรอนาล็อก และหน่วยความจำในโครงสร้างแบบซ้อนกัน โดยมีการเชื่อมต่อที่แน่นหนาขึ้นเพื่อเพิ่มความหนาแน่น ประสิทธิภาพ และความเร็วในการทำงาน

เด็กคนหนึ่งกำลังพักผ่อนอยู่ที่ร้านเรือธงของหัวเว่ยในกรุงปักกิ่ง ประเทศจีน เมื่อวันที่ 6 มีนาคม 2025 (ภาพ: AP)

อย่างไรก็ตาม ผู้เชี่ยวชาญหลายคนเชื่อว่าการลดความหน่วงของสัญญาณไม่ใช่แนวคิดใหม่ ซีอีโอของ Nvidia อย่าง Jensen Huang กล่าวเมื่อวันที่ 28 พฤษภาคมว่า นี่เป็นความก้าวหน้าสำหรับ Huawei แต่ยังไม่ใช่ภัยคุกคามต่อ TSMC เนื่องจากบริษัทใช้เทคโนโลยีการซ้อนชิปและการบรรจุภัณฑ์ 3 มิติมาเกือบ 10 ปีแล้ว

นักวิเคราะห์จากเบิร์นสไตน์เตือนว่า การวางซ้อนชิปหลายชั้นสามารถเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ แต่ก็ส่งผลให้ความหนาแน่นของพลังงานสูงขึ้นและเพิ่มความเสี่ยงต่อความร้อนสูงเกินไป นอกจากนี้ ผลผลิตและต้นทุนการผลิตยังเป็นอุปสรรคสำคัญอีกด้วย

หัวเว่ยระบุว่าชิป Kirin สำหรับสมาร์ทโฟนรุ่นใหม่ ซึ่งคาดว่าจะเปิดตัวภายในปีนี้ จะเป็นชิปตัวแรกที่ใช้สถาปัตยกรรม LogicFolding เหอ ติงป๋อ ประธานฝ่ายเซมิคอนดักเตอร์ของหัวเว่ย กล่าวว่า ชิปใหม่นี้สามารถเพิ่มประสิทธิภาพการใช้พลังงานได้ถึง 41% และเพิ่มความเร็วในการทำงานสูงสุดได้เกือบ 13% เมื่อเทียบกับการออกแบบแบบชั้นเดียวรุ่นก่อนหน้า

อย่างไรก็ตาม หัวเว่ยยังไม่ได้เปิดเผยอัตราผลิตภัณฑ์ขั้นสุดท้าย ต้นทุนการผลิต หรือข้อมูลเปรียบเทียบเฉพาะกับชิปของคู่แข่ง ผู้เชี่ยวชาญจาก Omdia อย่าง Lian Jye Su เชื่อว่าในขณะนี้ยังไม่มีข้อมูลเฉพาะใด ๆ ที่สามารถตรวจสอบได้อย่างอิสระ

ที่มา: https://vtv.vn/huawei-tim-huong-di-moi-de-vuot-rao-can-chip-cua-my-10026052915150093.htm