أطلقت شركة Keysight حلاً جديدًا لتصميم الشرائح الرقمية عالية السرعة

يُضيف هذا البرنامج المُحسّن ميزات محاكاة لمعيار Universal Chiplet Interconnect Express (UCIe) 2.0، ويدعم معيار Bunch of Wires (BoW) التابع لمشروع الحاسوب المفتوح. وبصفته حلاً متطورًا لتصميم الشرائح من القالب إلى القالب (D2D) وعلى مستوى النظام، يُمكّن Chiplet PHY Designer من التحقق من صحة ما قبل السيليكون، مما يُبسط عملية تصميم وتصنيع الشريحة.

تدعم Keysight Technologies الآن حلول معالجة البيانات المتنوعة

مع تزايد تعقيد الذكاء الاصطناعي ورقائق مراكز البيانات، يُعدّ ضمان الاتصال الموثوق بين الرقائق أمرًا بالغ الأهمية لتحسين الأداء. ويواجه السوق هذا التحدي من خلال معايير مفتوحة ناشئة مثل UCIe وBoW لتحديد الترابطات بين الرقائق في التغليف ثنائي الأبعاد/ثلاثي الأبعاد أو التغليف المُحسّن/المُتراكب. ومن خلال اعتماد هذه المعايير والتحقق من توافق الرقائق، يُساهم المصممون في تطوير منظومة متكاملة للتوافق بين الرقائق، مما يُقلل من تكلفة ومخاطر تطوير تكنولوجيا أشباه الموصلات.

يساعد الحل أيضًا في تقصير وقت طرح المنتج في السوق، وأتمتة عملية المحاكاة وإعداد اختبار الامتثال، مثل دالة نقل الجهد (VTF)، وتبسيط عملية تصميم الشريحة.

قبل عام، أطلقت شركة Keysight EDA برنامج Chiplet PHY Designer كأول أداة للتحقق من صحة مكونات ما قبل السيليكون في السوق، مع إمكانيات نمذجة ومحاكاة متعمقة؛ فهو يُمكّن مصممي الشرائح من التحقق بسرعة ودقة من مطابقة تصميماتهم للمواصفات قبل التصنيع، وفقًا لما قاله هي-سو لي، رئيس تطوير العملاء، قسم التقنيات الرقمية عالية السرعة في Keysight EDA. وأضاف: "يلبي الإصدار الأخير المعايير المتطورة مثل UCIe 2.0 وBoW، ويوفر ميزات جديدة مثل تعيين ساعة QDR وتحليل تداخل النظام للناقلات أحادية الاتجاه. يستخدم المهندسون برنامج Chiplet PHY Designer لتوفير الوقت وتقليل الأخطاء، مما يضمن استيفاء تصميماتهم لمتطلبات الأداء قبل التصنيع."

المصدر: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm