Il s'agit du résultat d'une recherche menée par le Groupe de recherche sur les systèmes intégrés intelligents (SISLAB) - Centre de recherche sur la conception et les applications de micropuces, Institut des technologies de l'information, Université nationale du Vietnam, Hanoï. Ces travaux offrent une approche efficace pour tester le niveau de sécurité des micropuces dès leur conception, avant leur mise en production.
Solution révolutionnaire en matière d'évaluation de la sécurité matérielle
L'invention fournit un procédé technique systématique qui permet d'évaluer la sécurité des conceptions de crypto-matériel, pendant la phase de conception, grâce à l'analyse des traces de consommation d'énergie estimées par simulation, au lieu d'attendre la fabrication réelle de la puce.
Traditionnellement, les tests de sécurité matérielle ne sont effectués qu'après la fabrication d'une puce ASIC ou FPGA, ce qui est coûteux et chronophage. Face à la sophistication croissante des attaques par canaux auxiliaires, la détection précoce des fuites d'informations devient urgente.
Le processus breveté comprend les étapes suivantes : spécification de la conception, description de l'architecture RTL, simulation fonctionnelle, synthèse matérielle, analyse temporelle et parasitaire, estimation de la consommation énergétique et analyse de la sécurité grâce à des techniques statistiques telles que le test T, l'approximation différentielle (DPA) et l'analyse de corrélation (CPA). L'ensemble du processus est appliqué au modèle de conception avant son envoi en fabrication, ce qui permet de réaliser d'importantes économies et de détecter rapidement les failles de sécurité exploitables.
Applications pratiques dans la conception de microcircuits de haute sécurité
L'invention est particulièrement utile dans la conception et l'évaluation de blocs de chiffrement matériels tels que AES (norme de chiffrement avancée), RSA (cryptographie à clé publique), ECC (cryptographie à base de courbes)... servant à des applications nécessitant une sécurité élevée telles que les cartes bancaires, l'identification électronique des citoyens, les systèmes militaires , l'IoT sécurisé et les appareils embarqués sécurisés.
Par exemple, les attaques par traçage de puissance peuvent déchiffrer une clé AES en quelques minutes si la conception matérielle n'est pas correctement protégée. Cette solution brevetée offre un outil technique puissant pour vérifier et améliorer l'étanchéité des clés secrètes dans les conceptions.
L'octroi d'un brevet pour cette solution confirme la capacité de recherche et développement des scientifiques vietnamiens dans le domaine de la conception de semi-conducteurs et de la sécurité de l'information - un domaine de haute technologie qui est prioritaire pour l'investissement et le développement par le gouvernement.
Cela témoigne également de la combinaison efficace des principales orientations de recherche actuelles telles que la cryptographie matérielle, l’analyse de la sécurité des canaux auxiliaires, la conception de circuits numériques (RTL/ASIC/FPGA) et les tests de conception de sécurité de pré-production.
Procédé technique breveté
Le processus d'évaluation de la sécurité du matériel basé sur les traces d'estimation de la consommation d'énergie est réalisé selon les étapes suivantes : (i) élaboration de spécifications de conception cryptographique/de sécurité ; (ii) conception du matériel sous forme décalée en registre (RTL) ; (iii) simulation et vérification de la fonctionnalité de la conception ; (iv) synthèse et implémentation du matériel de conception ; (v) extraction des informations d'impédance et de capacité parasites, analyse de la synchronisation statique pour vérifier la réponse temporelle de la conception ; (vi) simulation de la conception avec des informations parasites et extraction des formes d'onde du signal ; (vii) estimation de la consommation d'énergie et extraction des traces correspondantes ; (viii) interpolation et extraction des traces de consommation d'énergie ; (ix) évaluation de la sécurité basée sur les traces collectées ; (x) intégration de la conception dans le système, prêt pour la fabrication du circuit intégré.
Titre du brevet : Processus d'évaluation de la sécurité matérielle basé sur des traces d'estimation de la consommation d'énergie
Domaine : Conception de semi-conducteurs, sécurité matérielle
Autorité compétente : Département de la propriété intellectuelle – Ministère des Sciences et de la Technologie
Application : Tests de sécurité des conceptions de puces cryptographiques sur des plateformes ASIC/FPGA avant la production
Unité de recherche : Centre de recherche sur la conception et les applications de micropuces (CICA), Institut des technologies de l'information, Université nationale du Vietnam, Hanoï
Inventeurs : Dr. Bui Duy Hieu, Professeur, Dr. Tran Xuan Tu
Source : https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html
![[Infographie] En 2025, 47 produits obtiendront l'OCOP national](https://vphoto.vietnam.vn/thumb/402x226/vietnam/resource/IMAGE/2025/7/16/5d672398b0744db3ab920e05db8e5b7d)
Comment (0)