Fontos előrelépés a vietnami mikrochip-tervezési kutatásban

Intelligens Integrált Rendszerek Kutatócsoport (SISLAB) – Mikrochip-tervezési Kutatási és Alkalmazási Központ, Információtechnológiai Intézet, Vietnami Nemzeti Egyetem, Hanoi. — Intelligens Integrált Rendszerek Kutatócsoport (SISLAB) – Mikrochip-tervezési Kutatási és Alkalmazási Központ, Információtechnológiai Intézet, Vietnami Nemzeti Egyetem, Hanoi .

Ez az Intelligens Integrált Rendszerek Kutatócsoportjának (SISLAB) – a Hanoiban található Vietnami Nemzeti Egyetem Információtechnológiai Intézetének Mikrochip Tervezési és Alkalmazáskutatási Központjának – kutatásának eredménye. A munka hatékony megközelítést kínál a mikrochip-tervek biztonsági szintjének tesztelésére már a tervezési szakasztól kezdve, a gyártás előtt.

Áttörő megoldás a hardverbiztonsági értékelésben

A találmány egy szisztematikus műszaki eljárást biztosít, amely lehetővé teszi a kriptohardver-tervek biztonságának felmérését a tervezési fázisban, a szimulációval becsült energiafogyasztási görbék elemzésén keresztül, a tényleges chipgyártásig való várakozás helyett.

Hagyományosan a hardveres biztonsági tesztelést csak azután végzik el, hogy a tervet ASIC vagy FPGA chipké alakították, ami költséges és időigényes. Az oldalcsatornás támadások egyre kifinomultabbá válásával az információszivárgások korai észlelése sürgetővé válik.

A szabadalmaztatott folyamat a tervezési specifikációtól az RTL architektúra leírásán, a funkcionális szimuláción, a hardverszintézisen, az időzítési és parazitaanalízisen át az energiafogyasztás becsléséig és a biztonsági elemzésig számos lépést foglal magában olyan statisztikai technikák segítségével, mint a T-próba, a differenciális közelítés (DPA) és a korrelációanalízis (CPA). A teljes folyamatot a tervezési modellen hajtják végre, mielőtt azt a gyártásba küldenék, ami jelentős költségmegtakarítást és a kihasználható biztonsági réseket korai felismerésben eredményez.

Gyakorlati alkalmazások a nagy biztonságú mikroáramkörök tervezésében

A találmány különösen hasznos hardveres titkosító blokkok, például AES (fejlett titkosítási szabvány), RSA (nyilvános kulcsú titkosítás), ECC (görbe alapú titkosítás) tervezésében és értékelésében... olyan nagy biztonságot igénylő alkalmazások kiszolgálásában, mint a bankkártyák, az elektronikus állampolgári azonosítás, a katonai rendszerek, a biztonságos IoT és a biztonságos beágyazott eszközök.

Például a teljesítménynaplózó támadások percek alatt feltörhetnek egy AES kulcsot, ha a hardvertervezés nincs megfelelően védve. Ez a szabadalmaztatott megoldás egy hatékony technikai eszközt biztosít a titkos kulcsok szivárgásával szembeni ellenállás ellenőrzésére és javítására a tervekben.

A megoldás szabadalmának megadása megerősíti a vietnami tudósok kutatási és fejlesztési kapacitását a félvezető-tervezés és az információbiztonság területén – egy olyan csúcstechnológiai területen, amelyet a kormány prioritásként kezel a beruházások és a fejlesztések terén.

Ez egyben a jelenlegi kulcsfontosságú kutatási irányok, mint például a hardveres kriptográfia, az oldalcsatornás biztonsági elemzés, a digitális áramkörtervezés (RTL/ASIC/FPGA) és a gyártás előtti biztonsági tervezési tesztelés hatékony kombinációját is demonstrálja.

Szabadalmaztatott műszaki eljárás

A hardverbiztonsági értékelés folyamata az energiafogyasztás becslési görbéi alapján a következő lépésekben történik: (i) kriptográfiai/biztonsági tervezési specifikációk kidolgozása; (ii) hardvertervezés regisztereltolásos (RTL) formában; (iii) a terv funkcionalitásának szimulációja és ellenőrzése; (iv) a tervezési hardver szintetizálása és megvalósítása; (v) parazita impedancia és kapacitás információk kinyerése, statikus időzítés elemzése a terv időzítési válaszának ellenőrzése érdekében; (vi) a terv szimulációja parazita információkkal és jelhullám-alakok kinyerése; (vii) energiafogyasztás becslése és a megfelelő görbék kinyerése; (viii) energiafogyasztási görbék interpolációja és kinyerése; (ix) biztonsági értékelés a gyűjtött görbék alapján; (x) a terv integrálása a rendszerbe, készen az IC gyártásra.

Szabadalom címe: Hardverbiztonsági értékelési folyamat az energiafogyasztás becslésének görbéi alapján
Terület: Félvezető-tervezés, hardverbiztonság
Kibocsátó hatóság: Szellemi Tulajdon Osztálya – Tudományos és Technológiai Minisztérium
Alkalmazás: ASIC/FPGA alapú kriptográfiai chiptervek biztonsági tesztelése a gyártás előtt
Kutatóegység: Mikrochip-tervezési és Alkalmazáskutatási Központ (CICA), Információtechnológiai Intézet, Vietnami Nemzeti Egyetem, Hanoi
Feltalálók: Dr. Bui Duy Hieu professzor, Dr. Tran Xuan Tu

VU QUYNH

Forrás: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html