Langkah maju yang penting dalam penelitian desain mikrochip di Vietnam

Kelompok Penelitian Sistem Terpadu Cerdas (SISLAB) – Pusat Penelitian dan Aplikasi Desain Mikrochip, Institut Teknologi Informasi, Universitas Nasional Vietnam, Hanoi. — Kelompok Penelitian Sistem Terpadu Cerdas (SISLAB) – Pusat Penelitian dan Aplikasi Desain Mikrochip, Institut Teknologi Informasi, Universitas Nasional Vietnam, Hanoi .

Ini adalah hasil penelitian oleh Kelompok Riset Sistem Terpadu Cerdas (SISLAB) - Pusat Penelitian Desain dan Aplikasi Mikrochip, Institut Teknologi Informasi, Universitas Nasional Vietnam, Hanoi. Penelitian ini membuka pendekatan yang efektif untuk menguji tingkat keamanan desain mikrochip, mulai dari tahap desain hingga produksi.

Solusi terobosan dalam penilaian keamanan perangkat keras

Penemuan ini menyediakan proses teknis sistematis yang memungkinkan keamanan desain perangkat keras kripto dinilai, selama fase desain, melalui analisis jejak konsumsi daya yang diperkirakan melalui simulasi, alih-alih menunggu hingga pembuatan chip sebenarnya.

Secara tradisional, pengujian keamanan perangkat keras hanya dilakukan setelah desain difabrikasi menjadi chip ASIC atau FPGA, yang membutuhkan biaya dan waktu yang mahal. Dengan semakin canggihnya serangan side-channel, deteksi dini kebocoran informasi menjadi semakin mendesak.

Proses yang dipatenkan ini mencakup langkah-langkah mulai dari spesifikasi desain, deskripsi arsitektur RTL, simulasi fungsional, sintesis perangkat keras, analisis waktu dan parasit, hingga estimasi konsumsi daya dan analisis keamanan melalui teknik statistik seperti uji-T, aproksimasi diferensial (DPA), dan analisis korelasi (CPA). Seluruh proses dilakukan pada model desain sebelum dikirim ke tahap manufaktur, menghasilkan penghematan biaya yang signifikan dan deteksi dini kerentanan keamanan yang dapat dieksploitasi.

Aplikasi praktis dalam desain sirkuit mikro keamanan tinggi

Penemuan ini khususnya berguna dalam merancang dan mengevaluasi blok enkripsi perangkat keras seperti AES (standar enkripsi tingkat lanjut), RSA (kriptografi kunci publik), ECC (kriptografi berbasis kurva)... yang melayani aplikasi yang memerlukan keamanan tinggi seperti kartu bank, identifikasi warga negara elektronik, sistem militer , IoT yang aman, dan perangkat tertanam yang aman.

Misalnya, serangan pencatatan daya dapat memecahkan kunci AES dalam hitungan menit jika desain perangkat keras tidak dilindungi dengan baik. Solusi yang dipatenkan ini menyediakan alat teknis yang ampuh untuk memverifikasi dan meningkatkan ketahanan terhadap kebocoran kunci rahasia dalam desain.

Pemberian Paten untuk solusi ini menegaskan kapasitas penelitian dan pengembangan ilmuwan Vietnam di bidang desain semikonduktor dan keamanan informasi - bidang teknologi tinggi yang diprioritaskan untuk investasi dan pengembangan oleh Pemerintah.

Ini juga merupakan demonstrasi kombinasi efektif arah penelitian utama saat ini seperti kriptografi perangkat keras, analisis keamanan saluran samping, desain sirkuit digital (RTL/ASIC/FPGA) dan pengujian desain keamanan pra-produksi.

Proses teknis yang dipatenkan

Proses penilaian keamanan perangkat keras berdasarkan jejak estimasi konsumsi daya dilakukan melalui langkah-langkah berikut: (i) mengembangkan spesifikasi desain kriptografi/keamanan; (ii) desain perangkat keras dalam bentuk register-shift (RTL); (iii) simulasi dan verifikasi fungsionalitas desain; (iv) sintesis dan implementasi perangkat keras desain; (v) ekstraksi informasi impedansi dan kapasitansi parasit, analisis pengaturan waktu statis untuk memeriksa respons pengaturan waktu desain; (vi) simulasi desain dengan informasi parasit dan ekstraksi bentuk gelombang sinyal; (vii) estimasi konsumsi daya dan ekstraksi jejak yang sesuai; (viii) interpolasi dan ekstraksi jejak konsumsi daya; (ix) penilaian keamanan berdasarkan jejak yang dikumpulkan; (x) integrasi desain ke dalam sistem, siap untuk fabrikasi IC.

Judul Paten: Proses Penilaian Keamanan Perangkat Keras Berdasarkan Jejak Estimasi Konsumsi Daya
Bidang: Desain semikonduktor, keamanan perangkat keras
Otoritas Penerbit: Departemen Kekayaan Intelektual – Kementerian Sains dan Teknologi
Aplikasi: Pengujian keamanan desain chip kriptografi berbasis ASIC/FPGA sebelum produksi
Unit penelitian: Pusat Penelitian Desain dan Aplikasi Mikrochip (CICA), Institut Teknologi Informasi, Universitas Nasional Vietnam, Hanoi
Penemu: Dr. Bui Duy Hieu, Profesor, Dr. Tran Xuan Tu

VU QUYNH

Sumber: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html