Důležitý krok vpřed ve výzkumu návrhu mikročipů ve Vietnamu

Národní úřad duševního vlastnictví (NOIP) právě udělil patent na vynález s názvem: „Proces posuzování úrovně zabezpečení hardwaru na základě odhadovaných záznamů o spotřebě energie“, který vypracovala výzkumná skupina Centra pro výzkum a aplikace návrhu mikročipů, Institut informačních technologií, Vietnamské národní univerzity v Hanoji.

Výzkumná skupina pro inteligentní integrované systémy (SISLAB) – Centrum pro výzkum a aplikace návrhu mikročipů, Institut informačních technologií, Vietnamská národní univerzita, Hanoj .

Toto je výsledek výzkumu Výzkumné skupiny pro inteligentní integrované systémy (SISLAB) - Centra pro návrh a aplikační výzkum mikročipů, Institutu informačních technologií, Vietnamské národní univerzity v Hanoji. Práce otevírá efektivní přístup k testování úrovně zabezpečení návrhů mikročipů již od fáze návrhu až po samotnou výrobu.

Průlomové řešení v oblasti hodnocení bezpečnosti hardwaru

Vynález poskytuje systematický technický proces, který umožňuje posouzení bezpečnosti návrhů krypto hardwaru během fáze návrhu prostřednictvím analýzy spotřeby energie odhadnuté simulací, namísto čekání na skutečnou výrobu čipu.

Tradičně se testování hardwarové bezpečnosti provádí až po zabudování návrhu do čipu ASIC nebo FPGA, což je nákladné a časově náročné. Vzhledem k tomu, že útoky postranních kanálů jsou stále sofistikovanější, je včasná detekce úniků informací naléhavá.

Patentovaný proces zahrnuje kroky od specifikace návrhu, popisu architektury RTL, funkční simulace, syntézy hardwaru, analýzy časování a parazitních chyb až po odhad spotřeby energie a analýzu zabezpečení pomocí statistických technik, jako je T-test, diferenciální aproximace (DPA) a korelační analýza (CPA). Celý proces se provádí na návrhovém modelu před jeho odesláním do výroby, což vede k významným úsporám nákladů a včasnému odhalení zneužitelných bezpečnostních zranitelností.

Praktické aplikace v návrhu vysoce zabezpečených mikroobvodů

Vynález je obzvláště užitečný při navrhování a vyhodnocování hardwarových šifrovacích bloků, jako je AES (pokročilý šifrovací standard), RSA (kryptografie s veřejným klíčem), ECC (kryptografie založená na křivkách)... sloužících aplikacím vyžadujícím vysokou bezpečnost, jako jsou bankovní karty, elektronická identifikace občanů, vojenské systémy, zabezpečený internet věcí a zabezpečená vestavěná zařízení.

Například útoky typu power-logging mohou prolomit klíč AES během několika minut, pokud není hardwarový návrh řádně chráněn. Toto patentované řešení poskytuje výkonný technický nástroj pro ověření a zlepšení odolnosti proti únikům tajných klíčů v návrzích.

Udělení patentu na toto řešení potvrzuje výzkumné a vývojové kapacity vietnamských vědců v oblasti návrhu polovodičů a informační bezpečnosti – high-tech oblasti, která je ze strany vlády prioritou pro investice a rozvoj.

Toto je také demonstrace efektivní kombinace současných klíčových směrů výzkumu, jako je hardwarová kryptografie, analýza zabezpečení postranních kanálů, návrh digitálních obvodů (RTL/ASIC/FPGA) a testování předprodukčních bezpečnostních návrhů.

Patentovaný technický postup

Proces posouzení bezpečnosti hardwaru na základě záznamů o spotřebě energie se provádí v následujících krocích: (i) vývoj kryptografických/bezpečnostních specifikací návrhu; (ii) návrh hardwaru ve formě posunu registrů (RTL); (iii) simulace a ověření funkčnosti návrhu; (iv) syntéza a implementace návrhového hardwaru; (v) extrakce informací o parazitní impedanci a kapacitě, analýza statického časování za účelem kontroly časové odezvy návrhu; (vi) simulace návrhu s parazitními informacemi a extrakce průběhů signálu; (vii) odhad spotřeby energie a extrakce odpovídajících záznamů; (viii) interpolace a extrakce záznamů o spotřebě energie; (ix) posouzení bezpečnosti na základě shromážděných záznamů; (x) integrace návrhu do systému, připraveného k výrobě integrovaného obvodu.

Název patentu: Proces hodnocení zabezpečení hardwaru založený na záznamech odhadu spotřeby energie
Obor: Návrh polovodičů, hardwarová bezpečnost
Vydávající orgán: Oddělení duševního vlastnictví – Ministerstvo vědy a techniky
Použití: Bezpečnostní testování návrhů kryptografických čipů založených na ASIC/FPGA před výrobou
Výzkumná jednotka: Centrum pro návrh a aplikační výzkum mikročipů (CICA), Institut informačních technologií, Vietnamská národní univerzita, Hanoj
Vynálezci: Dr. Bui Duy Hieu, profesor, Dr. Tran Xuan Tu

VU QUYNH

Zdroj: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html