Keysight lanza una nueva solución de diseño de chiplets digitales de alta velocidad

Este software mejorado añade funciones de simulación para el estándar Universal Chiplet Interconnect Express (UCIe) 2.0 y compatibilidad con el estándar Bunch of Wires (BoW) del Open Computer Project. Como solución avanzada de diseño de chiplets de matriz a matriz (D2D) y a nivel de sistema, Chiplet PHY Designer permite la validación previa al silicio, simplificando el proceso de diseño y fabricación de chips.

Keysight Technologies ahora admite varias soluciones de procesamiento de datos

A medida que la IA y los chips para centros de datos se vuelven cada vez más complejos, garantizar una comunicación fiable entre ellos es fundamental para el rendimiento. El mercado está abordando este desafío con estándares abiertos emergentes como UCIe y BoW para definir interconexiones entre chips en encapsulado 2.5D mejorado/3D o superpuesto/mejorado. Al adoptar estos estándares y verificar la conformidad de los chiplets, los diseñadores contribuyen al desarrollo de un ecosistema de interoperabilidad de chiplets, reduciendo el coste y el riesgo del desarrollo de tecnología de semiconductores.

La solución también ayuda a acortar el tiempo de comercialización, automatiza la simulación y la configuración de pruebas de cumplimiento, como la función de transferencia de voltaje (VTF), y simplifica el proceso de diseño de chiplets.

“Hace un año, Keysight EDA lanzó Chiplet PHY Designer como la primera herramienta de validación pre-silicio del mercado con funciones exhaustivas de modelado y simulación. Permite a los diseñadores de chiplets verificar con rapidez y precisión que sus diseños cumplen las especificaciones antes de la fabricación”, afirmó Hee-Soo Lee, Director de Desarrollo de Clientes, Alta Velocidad Digital, Keysight EDA. “La última versión cumple con estándares en constante evolución como UCIe 2.0 y BoW, e incorpora nuevas funciones como el mapeo de reloj QDR y el análisis de diafonía del sistema para buses unidireccionales. Los ingenieros utilizan Chiplet PHY Designer para ahorrar tiempo y reducir errores, garantizando así que sus diseños cumplan con los requisitos de rendimiento antes de la fabricación”.

Fuente: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm