לפי Techspot , בכנס IEDM האחרון, הכריזה TSMC על מפת דרכים למוצרים לתהליכי ייצור מוליכים למחצה מהדור הבא שלה, שתגיע בסופו של דבר למספר עיצובים תלת-ממדיים של שבבים מוערמים עם טריליון טרנזיסטורים על חבילת שבב יחידה. התקדמות בטכנולוגיות אריזה, כגון CoWoS, InFO ו-SoIC, תאפשר לחברה להשיג מטרה זו, ועד שנת 2030, TSMC מאמינה שעיצוביה המונוליטיים יוכלו להגיע ל-200 מיליארד טרנזיסטורים.
TSMC מאמינה שהיא תוכל לייצר שבבים ב-1nm עד 2030
הטרנזיסטור GH100 של Nvidia, בעל 80 מיליארד טרנזיסטורים, הוא אחד השבבים המונוליטיים המורכבים ביותר בשוק. עם זאת, ככל שהשבבים הללו ימשיכו לגדול בגודלם ולהיות יקרים יותר, TSMC מאמינה שיצרנים יאמצו ארכיטקטורות מרובות שבבים, כמו ה-Instinct MI300X שהשיקה לאחרונה של AMD והטרנזיסטור Ponte Vecchio של אינטל, בעל 100 מיליארד טרנזיסטורים.
לעת עתה, TSMC תמשיך לפתח את תהליכי הייצור שלה של N2 ו-N2P ב-2 ננומטר, כמו גם את שבבי A14 ב-1.4 ננומטר ו-A10 ב-1 ננומטר. החברה מתכננת להתחיל בייצור ב-2 ננומטר עד סוף 2025. בשנת 2028 היא תעבור לתהליך A14 ב-1.4 ננומטר, ועד 2030 היא מתכננת לייצר טרנזיסטורים ב-1 ננומטר.
בינתיים, אינטל עובדת על תהליכים של 2 ננומטר (20A) ו-1.8 ננומטר (18A), שצפויים להיות מושקים בערך באותו פרק זמן. יתרון אחד של הטכנולוגיה החדשה הוא שהיא מציעה צפיפות לוגית גבוהה יותר, מהירויות שעון מוגברות ודליפה נמוכה יותר, מה שמוביל לעיצובים חסכוניים יותר באנרגיה.
המטרה של TSMC היא לפתח את הדור הבא של שבבים מתקדמים
כבית היציקה הגדול בעולם , TSMC בטוחה שתהליכי הייצור שלה יעלו על כל מה שיש לאינטל להציע. במהלך שיחת דוחות כספיים, אמר מנכ"ל TSMC, סי.סי. ווי, כי ביקורות פנימיות אישרו את השיפורים בטכנולוגיית N3P וכי תהליך הייצור של החברה ב-3 ננומטר הוכיח את עצמו כ"דומה לתהליך PPA" לתהליך 18A של אינטל. הוא מצפה ש-N3P יהיה אפילו טוב יותר, תחרותי יותר, ויהיה בעל יתרון משמעותי מבחינת עלויות.
בינתיים, מנכ"ל אינטל, פאט גלסינגר, טען שתהליך הייצור של שבבי ה-18A שלהם יעלה על שבבי ה-2nm של TSMC ששוחררו שנה קודם לכן. כמובן, רק הזמן יגיד.
[מודעה_2]
קישור למקור
תגובה (0)