یہ Intelligent Integrated Systems Research Group (SISLAB) - سینٹر فار مائیکرو چِپ ڈیزائن اینڈ ایپلیکیشن ریسرچ، انسٹی ٹیوٹ آف انفارمیشن ٹیکنالوجی، ویتنام نیشنل یونیورسٹی، ہنوئی کی تحقیق کا نتیجہ ہے۔ یہ کام پروڈکشن سے پہلے، ڈیزائن کے مرحلے سے ہی مائیکرو چِپ ڈیزائن کی حفاظتی سطح کو جانچنے کے لیے ایک مؤثر طریقہ کھولتا ہے۔
ہارڈویئر سیکیورٹی کی تشخیص میں پیش رفت کا حل
یہ ایجاد ایک منظم تکنیکی عمل فراہم کرتی ہے جس کی مدد سے کرپٹو ہارڈویئر ڈیزائن کی حفاظت کا اندازہ لگایا جا سکتا ہے، ڈیزائن کے مرحلے کے دوران، حقیقی چپ کی تیاری تک انتظار کرنے کے بجائے، نقلی اندازے کے ذریعے بجلی کی کھپت کے نشانات کے تجزیے کے ذریعے۔
روایتی طور پر، ہارڈویئر سیکیورٹی ٹیسٹنگ صرف اس وقت کی جاتی ہے جب ڈیزائن کو ASIC یا FPGA چپ میں گھڑا جاتا ہے، جو مہنگا اور وقت طلب ہوتا ہے۔ سائڈ چینل حملے تیزی سے نفیس ہوتے جا رہے ہیں، معلومات کے لیک ہونے کا جلد پتہ لگانا ضروری ہوتا جا رہا ہے۔
پیٹنٹ شدہ عمل میں ڈیزائن کی تفصیلات، RTL فن تعمیر کی تفصیل، فنکشنل سمولیشن، ہارڈویئر سنتھیسز، ٹائمنگ اور طفیلی تجزیہ سے لے کر اعدادوشمار کی تکنیک جیسے T-ٹیسٹ، ڈیفرینشل اپروکسمیشن (DPA) اور correlation analy analysis کے ذریعے بجلی کی کھپت کا تخمینہ اور حفاظتی تجزیہ تک کے اقدامات شامل ہیں۔ مکمل عمل کو مینوفیکچرنگ میں بھیجنے سے پہلے ڈیزائن ماڈل پر انجام دیا جاتا ہے، جس کے نتیجے میں لاگت میں خاطر خواہ بچت ہوتی ہے اور قابل استثنیٰ حفاظتی کمزوریوں کا جلد پتہ چلتا ہے۔
اعلی حفاظتی مائکرو سرکٹس کے ڈیزائن میں عملی ایپلی کیشنز
یہ ایجاد خاص طور پر ہارڈویئر انکرپشن بلاکس جیسے AES (ایڈوانسڈ انکرپشن اسٹینڈرڈ)، RSA (عوامی کلیدی کرپٹوگرافی)، ECC (کرو بیسڈ کرپٹوگرافی) کو ڈیزائن کرنے اور جانچنے میں کارآمد ہے۔
مثال کے طور پر، اگر ہارڈ ویئر کے ڈیزائن کو صحیح طریقے سے محفوظ نہ کیا گیا ہو تو پاور لاگنگ حملے منٹوں میں AES کلید کو کریک کر سکتے ہیں۔ یہ پیٹنٹ شدہ حل ایک طاقتور تکنیکی ٹول فراہم کرتا ہے تاکہ ڈیزائنوں میں خفیہ کلیدی لیک کے خلاف مزاحمت کی تصدیق اور اسے بہتر بنایا جا سکے۔
اس حل کے لیے پیٹنٹ کا حصول سیمی کنڈکٹر ڈیزائن اور انفارمیشن سیکیورٹی کے شعبے میں ویتنامی سائنسدانوں کی تحقیق اور ترقی کی صلاحیت کی تصدیق کرتا ہے - ایک ہائی ٹیک فیلڈ جسے حکومت کی جانب سے سرمایہ کاری اور ترقی کے لیے ترجیح دی جا رہی ہے۔
یہ موجودہ کلیدی تحقیقی ہدایات جیسے ہارڈویئر کرپٹوگرافی، سائیڈ چینل سیکیورٹی تجزیہ، ڈیجیٹل سرکٹ ڈیزائن (RTL/ASIC/FPGA) اور پری پروڈکشن سیکیورٹی ڈیزائن ٹیسٹنگ کے موثر امتزاج کا بھی ایک مظاہرہ ہے۔
پیٹنٹ تکنیکی عمل
بجلی کی کھپت کے تخمینے کے نشانات کی بنیاد پر ہارڈویئر سیکیورٹی کی تشخیص کا عمل درج ذیل مراحل کے ذریعے انجام دیا جاتا ہے: (i) خفیہ نگاری/سیکیورٹی ڈیزائن کی وضاحتیں تیار کرنا؛ (ii) رجسٹر شفٹ (RTL) فارم میں ہارڈویئر ڈیزائن؛ (iii) ڈیزائن کی فعالیت کو نقل کرنا اور اس کی تصدیق کرنا۔ (iv) ڈیزائن ہارڈ ویئر کی ترکیب اور عمل درآمد؛ (v) پرجیوی رکاوٹ اور اہلیت کی معلومات کو نکالنا، ڈیزائن کے ٹائمنگ ردعمل کو چیک کرنے کے لیے جامد وقت کا تجزیہ کرنا؛ (vi) طفیلی معلومات کے ساتھ ڈیزائن کی نقالی اور سگنل ویوفارمز نکالنا۔ (vii) بجلی کی کھپت کا تخمینہ لگانا اور متعلقہ نشانات نکالنا؛ (viii) بجلی کی کھپت کے نشانات کو انٹرپول کرنا اور نکالنا؛ (ix) جمع شدہ نشانات کی بنیاد پر حفاظتی تشخیص؛ (x) سسٹم میں ڈیزائن کو ضم کرنا، IC بنانے کے لیے تیار ہے۔
پیٹنٹ کا عنوان: بجلی کی کھپت کے تخمینے کے نشانات کی بنیاد پر ہارڈ ویئر سیکیورٹی اسسمنٹ کا عمل
فیلڈ: سیمی کنڈکٹر ڈیزائن، ہارڈویئر سیکیورٹی
جاری کرنے کا اختیار: املاک دانش کا محکمہ - سائنس اور ٹیکنالوجی کی وزارت
درخواست: پروڈکشن سے پہلے ASIC/FPGA پر مبنی کرپٹوگرافک چپ ڈیزائن کی سیکیورٹی ٹیسٹنگ
ریسرچ یونٹ: سینٹر فار مائیکروچپ ڈیزائن اینڈ ایپلیکیشن ریسرچ (CICA)، انسٹی ٹیوٹ آف انفارمیشن ٹیکنالوجی، ویتنام نیشنل یونیورسٹی، ہنوئی
موجد: ڈاکٹر بوئی ڈو ہیو، پروفیسر، ڈاکٹر ٹران شوان ٹو
ماخذ: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html






تبصرہ (0)