Dies ist das Ergebnis einer Forschung der Intelligent Integrated Systems Research Group (SISLAB) – Zentrum für Mikrochip-Design und Anwendungsforschung am Institut für Informationstechnologie der Vietnam National University in Hanoi. Die Arbeit eröffnet einen effektiven Ansatz, um das Sicherheitsniveau von Mikrochip-Designs bereits in der Entwurfsphase, also noch vor der Produktion, zu testen.
Bahnbrechende Lösung bei der Bewertung der Hardwaresicherheit
Die Erfindung bietet einen systematischen technischen Prozess, der es ermöglicht, die Sicherheit von Krypto-Hardware-Designs bereits während der Designphase durch die Analyse der durch Simulation geschätzten Stromverbrauchsverläufe zu beurteilen, anstatt bis zur eigentlichen Chipherstellung zu warten.
Traditionell werden Hardware-Sicherheitstests erst durchgeführt, nachdem das Design in einen ASIC- oder FPGA-Chip integriert wurde. Dies ist kostspielig und zeitaufwändig. Da Seitenkanalangriffe immer ausgefeilter werden, ist die frühzeitige Erkennung von Informationslecks dringend erforderlich.
Der patentierte Prozess umfasst Schritte von der Designspezifikation, der RTL-Architekturbeschreibung, der Funktionssimulation, der Hardwaresynthese, der Timing- und Parasitäranalyse bis hin zur Schätzung des Stromverbrauchs und der Sicherheitsanalyse mittels statistischer Verfahren wie T-Test, Differentialapproximation (DPA) und Korrelationsanalyse (CPA). Der gesamte Prozess wird am Designmodell durchgeführt, bevor es in die Fertigung geht. Dies führt zu erheblichen Kosteneinsparungen und der frühzeitigen Erkennung ausnutzbarer Sicherheitslücken.
Praktische Anwendungen im Entwurf hochsicherer Mikroschaltungen
Die Erfindung ist besonders nützlich beim Entwerfen und Bewerten von Hardware-Verschlüsselungsblöcken wie AES (Advanced Encryption Standard), RSA (Public Key Cryptography), ECC (Curve-Based Cryptography) ... für Anwendungen, die hohe Sicherheit erfordern, wie Bankkarten, elektronische Bürgeridentifikation, Militärsysteme , sicheres IoT und sichere eingebettete Geräte.
Beispielsweise können Power-Trace-basierte Angriffe einen AES-Schlüssel innerhalb von Minuten knacken, wenn das Hardware-Design nicht ausreichend geschützt ist. Diese patentierte Lösung bietet ein leistungsstarkes technisches Werkzeug, um die Dichtheit geheimer Schlüssel in Designs zu überprüfen und zu verbessern.
Die Erteilung eines Patents für diese Lösung bestätigt die Forschungs- und Entwicklungskapazität vietnamesischer Wissenschaftler im Bereich Halbleiterdesign und Informationssicherheit – ein Hightech-Bereich, in den die Regierung bei Investitionen und Entwicklungen höchste Priorität einräumt.
Dies ist auch ein Beweis für die effektive Kombination aktueller wichtiger Forschungsrichtungen wie Hardware-Kryptografie, Seitenkanal-Sicherheitsanalyse, digitaler Schaltungsentwurf (RTL/ASIC/FPGA) und Sicherheitsdesigntests vor der Produktion.
Patentiertes technisches Verfahren
Der Prozess der Hardware-Sicherheitsbewertung auf Grundlage von Verlaufskurven zur Schätzung des Stromverbrauchs wird in den folgenden Schritten durchgeführt: (i) Entwicklung von kryptografischen/sicherheitsbezogenen Designspezifikationen; (ii) Design von Hardware im Register-Shift-Format (RTL); (iii) Simulation und Überprüfung der Designfunktionalität; (iv) Synthese und Implementierung der Designhardware; (v) Extraktion von Informationen zu parasitärer Impedanz und Kapazität, Analyse des statischen Timings zur Überprüfung des Timing-Verhaltens des Designs; (vi) Simulation des Designs mit parasitären Informationen und Extraktion von Signalwellenformen; (vii) Schätzung des Stromverbrauchs und Extraktion der entsprechenden Verlaufskurven; (viii) Interpolation und Extraktion der Stromverbrauchsverlaufskurven; (ix) Sicherheitsbewertung auf Grundlage der gesammelten Verlaufskurven; (x) Integration des Designs in das System, bereit für die IC-Fertigung.
Patenttitel: Verfahren zur Bewertung der Hardware-Sicherheit basierend auf der Abschätzung des Stromverbrauchs
Fachgebiet: Halbleiterdesign, Hardwaresicherheit
Bewilligende Behörde: Abteilung für geistiges Eigentum – Ministerium für Wissenschaft und Technologie
Anwendung: Sicherheitstests von kryptografischen Chipdesigns auf ASIC/FPGA-Plattformen vor der Produktion
Forschungseinheit: Center for Microchip Design and Application Research (CICA), Institut für Informationstechnologie, Vietnam National University, Hanoi
Erfinder: Dr. Bui Duy Hieu, Professor, Dr. Tran Xuan Tu
Quelle: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html
![[Infografik] Im Jahr 2025 werden 47 Produkte das nationale OCOP erreichen](https://vphoto.vietnam.vn/thumb/402x226/vietnam/resource/IMAGE/2025/7/16/5d672398b0744db3ab920e05db8e5b7d)
Kommentar (0)