Der letzte Schritt im Chipdesignprozess, das sogenannte Silicon Tapeout, ist anspruchsvoll, kostspielig und lässt kaum Spielraum für Designfehler. Schlägt ein Design nach dem Tapeout fehl, müssen Chiphersteller einen neuen Überarbeitungszyklus starten, der zwölf Monate oder länger dauern kann. Die durch diese Überarbeitung verursachte Verzögerung erfordert nicht nur zusätzliche, teure Forschungs- und Entwicklungsressourcen, sondern kann auch dazu führen, dass Chiphersteller ihre Produkte nicht termingerecht auf den Markt bringen können.
Keysight Technologies bietet eine breite Palette an Mess- und Testlösungen an.
Die Keysight USPA-Plattform bietet Chipdesignern und -ingenieuren einen digitalen Zwilling vollständiger Signale, um Designs vor der Chipfertigung zu verifizieren. Dadurch werden das Risiko von Designfehlern und die Kosten für Nachbesserungen minimiert. Die USPA-Plattform integriert ultraschnelle Signalwandler mit einem leistungsstarken FPGA-Prototyping-System und bietet Designern somit eine Alternative zu proprietären, kundenspezifischen Prototyping-Systemen.
Darüber hinaus bietet die Lösung auch geeignete Ein-/Ausgabeschnittstellen für Anwendungen wie die Entwicklung von 6G-Funkanwendungen, digitale Hochfrequenzspeicher, fortgeschrittene physikalische Forschung und Hochgeschwindigkeits-Datenerfassungsanwendungen wie Radar und Radioastronomie.
„Die USPA-Plattform von Keysight beschleunigt und minimiert die Risiken der Chipentwicklung und bietet eine innovative Lösung für die Herausforderungen zukunftsweisender Designs in kostenintensiven Umgebungen“, so Dr. Joachim Peerlings, Vice President und General Manager der Network and Data Center Solutions Group von Keysight . „Diese leistungsstarke Plattform stellt Chipentwicklern einen digitalen Zwilling ihres zukünftigen Siliziumbauelements zur Verfügung. Dadurch können sie Designs und Algorithmen umfassend validieren und die mit Redesigns verbundenen Risiken und Kosten minimieren.“
Quellenlink






Kommentar (0)