گامی مهم در تحقیقات طراحی ریزتراشه در ویتنام

دفتر ملی مالکیت معنوی (NOIP) به تازگی اختراعی با عنوان «فرآیند ارزیابی سطح امنیتی سخت‌افزار بر اساس ردیابی مصرف برق تخمینی» را توسط گروه تحقیقاتی مرکز تحقیقات و کاربردهای طراحی میکروچیپ، مؤسسه فناوری اطلاعات، دانشگاه ملی ویتنام، هانوی، ثبت اختراع کرده است.

گروه تحقیقاتی سیستم‌های یکپارچه هوشمند (SISLAB) – مرکز تحقیقات و کاربردهای طراحی ریزتراشه، موسسه فناوری اطلاعات، دانشگاه ملی ویتنام، هانوی .

این نتیجه تحقیقات گروه تحقیقاتی سیستم‌های یکپارچه هوشمند (SISLAB) - مرکز طراحی و تحقیقات کاربردی ریزتراشه، موسسه فناوری اطلاعات، دانشگاه ملی ویتنام، هانوی است. این کار، رویکردی مؤثر برای آزمایش سطح امنیتی طرح‌های ریزتراشه، درست از مرحله طراحی، قبل از تولید، ارائه می‌دهد.

راهکاری نوآورانه در ارزیابی امنیت سخت‌افزار

این اختراع یک فرآیند فنی سیستماتیک ارائه می‌دهد که امکان ارزیابی امنیت طرح‌های سخت‌افزار رمزنگاری را در طول مرحله طراحی، از طریق تجزیه و تحلیل ردپای مصرف برق تخمین زده شده توسط شبیه‌سازی، به جای انتظار تا زمان تولید واقعی تراشه، فراهم می‌کند.

به طور سنتی، آزمایش امنیت سخت‌افزار تنها پس از ساخت طرح در تراشه ASIC یا FPGA انجام می‌شود که پرهزینه و زمان‌بر است. با پیچیده‌تر شدن حملات کانال جانبی، تشخیص زودهنگام نشت اطلاعات ضروری می‌شود.

این فرآیند ثبت اختراع شامل مراحلی از مشخصات طراحی، توصیف معماری RTL، شبیه‌سازی عملکردی، سنتز سخت‌افزار، زمان‌بندی و تحلیل پارازیتی، تا تخمین مصرف برق و تحلیل امنیتی از طریق تکنیک‌های آماری مانند آزمون T، تقریب تفاضلی (DPA) و تحلیل همبستگی (CPA) است. کل فرآیند قبل از ارسال مدل طراحی به مرحله تولید، روی آن انجام می‌شود که منجر به صرفه‌جویی قابل توجه در هزینه و تشخیص زودهنگام آسیب‌پذیری‌های امنیتی قابل بهره‌برداری می‌شود.

کاربردهای عملی در طراحی ریزمدارهای با امنیت بالا

این اختراع به ویژه در طراحی و ارزیابی بلوک‌های رمزگذاری سخت‌افزاری مانند AES (استاندارد رمزگذاری پیشرفته)، RSA (رمزنگاری کلید عمومی)، ECC (رمزنگاری مبتنی بر منحنی) و ... مفید است و به برنامه‌هایی که نیاز به امنیت بالا دارند مانند کارت‌های بانکی، شناسایی الکترونیکی شهروندان، سیستم‌های نظامی ، اینترنت اشیا امن و دستگاه‌های تعبیه‌شده امن، خدمت‌رسانی می‌کند.

برای مثال، حملات ثبت اطلاعات مصرف برق می‌توانند در عرض چند دقیقه کلید AES را بشکنند، اگر طراحی سخت‌افزار به درستی محافظت نشده باشد. این راهکار ثبت اختراع شده، یک ابزار فنی قدرتمند برای تأیید و بهبود مقاومت در برابر نشت کلید مخفی در طراحی‌ها فراهم می‌کند.

اعطای حق ثبت اختراع برای این راهکار، ظرفیت تحقیق و توسعه دانشمندان ویتنامی را در زمینه طراحی نیمه‌هادی‌ها و امنیت اطلاعات - یک حوزه فناوری پیشرفته که توسط دولت برای سرمایه‌گذاری و توسعه در اولویت قرار گرفته است - تأیید می‌کند.

این همچنین نمایشی از ترکیب مؤثر مسیرهای تحقیقاتی کلیدی فعلی مانند رمزنگاری سخت‌افزاری، تحلیل امنیت کانال جانبی، طراحی مدار دیجیتال (RTL/ASIC/FPGA) و آزمایش طراحی امنیتی پیش از تولید است.

فرآیند فنی ثبت اختراع شده

فرآیند ارزیابی امنیت سخت‌افزار بر اساس ردیابی‌های تخمین مصرف برق از طریق مراحل زیر انجام می‌شود: (۱) توسعه مشخصات طراحی رمزنگاری/امنیتی؛ (۲) طراحی سخت‌افزار به صورت تغییر رجیستر (RTL)؛ (۳) شبیه‌سازی و تأیید عملکرد طرح؛ (۴) سنتز و پیاده‌سازی سخت‌افزار طراحی؛ (۵) استخراج اطلاعات امپدانس و خازن پارازیتی، تجزیه و تحلیل زمان‌بندی استاتیک برای بررسی پاسخ زمان‌بندی طرح؛ (۶) شبیه‌سازی طرح با اطلاعات پارازیتی و استخراج شکل موج‌های سیگنال؛ (۷) تخمین مصرف برق و استخراج ردیابی‌های مربوطه؛ (۸) درون‌یابی و استخراج ردیابی‌های مصرف برق؛ (۹) ارزیابی امنیت بر اساس ردیابی‌های جمع‌آوری‌شده؛ (۱۰) ادغام طرح در سیستم، آماده برای ساخت IC.

عنوان اختراع: فرآیند ارزیابی امنیت سخت‌افزار بر اساس ردیابی تخمین مصرف برق
زمینه: طراحی نیمه‌هادی، امنیت سخت‌افزار
مرجع صادرکننده: اداره مالکیت معنوی – وزارت علوم و فناوری
کاربرد: تست امنیتی طرح‌های تراشه رمزنگاری مبتنی بر ASIC/FPGA قبل از تولید
واحد تحقیقاتی: مرکز طراحی و تحقیقات کاربردی ریزتراشه (CICA)، موسسه فناوری اطلاعات، دانشگاه ملی ویتنام، هانوی
مخترعین: دکتر بویی دوی هیو، استاد، دکتر تران ژوان تو

وی یو کوین

منبع: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html