זוהי תוצאה של מחקר של קבוצת המחקר למערכות משולבות חכמות (SISLAB) - מרכז לתכנון ומחקר יישומים של שבבים, המכון לטכנולוגיית מידע, האוניברסיטה הלאומית של וייטנאם, האנוי. העבודה פותחת גישה יעילה לבדיקת רמת האבטחה של עיצובים של שבבים כבר משלב התכנון, לפני הייצור.
פתרון פורץ דרך בהערכת אבטחת חומרה
ההמצאה מספקת תהליך טכני שיטתי המאפשר להעריך את אבטחת תכנוני חומרת קריפטו, במהלך שלב התכנון, באמצעות ניתוח עקבות צריכת חשמל המוערכות על ידי סימולציה, במקום להמתין עד לייצור השבב בפועל.
באופן מסורתי, בדיקות אבטחת חומרה מבוצעות רק לאחר שהעיצוב יוצר לשבב ASIC או FPGA, דבר יקר וגוזל זמן. עם התקפות ערוץ צד שהופכות מתוחכמות יותר ויותר, גילוי מוקדם של דליפות מידע הופך דחוף.
התהליך המוגן בפטנט כולל שלבים החל ממפרט התכנון, תיאור ארכיטקטורת RTL, סימולציה פונקציונלית, סינתזת חומרה, ניתוח תזמון וניתוח טפילי, ועד להערכת צריכת חשמל וניתוח אבטחה באמצעות טכניקות סטטיסטיות כגון מבחן T, קירוב דיפרנציאלי (DPA) וניתוח קורלציה (CPA). התהליך כולו מתבצע על מודל התכנון לפני שליחתו לייצור, וכתוצאה מכך חיסכון משמעותי בעלויות וגילוי מוקדם של פגיעויות אבטחה הניתנות לניצול.
יישומים מעשיים בתכנון מיקרו-מעגלים בעלי אבטחה גבוהה
ההמצאה שימושית במיוחד בתכנון והערכת בלוקי הצפנה חומרתיים כגון AES (תקן הצפנה מתקדם), RSA (קריפטוגרפיה של מפתח ציבורי), ECC (קריפטוגרפיה מבוססת עקומות)... המשרתים יישומים הדורשים אבטחה גבוהה כגון כרטיסי אשראי, זיהוי אלקטרוני של אזרחים, מערכות צבאיות , IoT מאובטח והתקנים מוטמעים מאובטחים.
לדוגמה, התקפות רישום צריכת חשמל יכולות לפרוץ מפתח AES תוך דקות אם עיצוב החומרה אינו מוגן כראוי. פתרון פטנטי זה מספק כלי טכני רב עוצמה לאימות ולשיפור העמידות בפני דליפות מפתחות סודיים בעיצובים.
מתן פטנט לפתרון זה מאשר את יכולת המחקר והפיתוח של מדענים וייטנאמים בתחום תכנון מוליכים למחצה ואבטחת מידע - תחום היי-טק המקבל עדיפות להשקעה ופיתוח על ידי הממשלה.
זוהי גם הדגמה של השילוב היעיל של כיווני מחקר מרכזיים עכשוויים כגון קריפטוגרפיה של חומרה, ניתוח אבטחה של ערוצי צד, תכנון מעגלים דיגיטליים (RTL/ASIC/FPGA) ובדיקות תכנון אבטחה טרום-ייצור.
תהליך טכני רשום בפטנט
תהליך הערכת אבטחת החומרה המבוסס על עקבות הערכת צריכת חשמל מתבצע באמצעות השלבים הבאים: (i) פיתוח מפרטי תכנון קריפטוגרפיים/אבטחתיים; (ii) תכנון חומרה בצורת RTL (Register-Shift); (iii) סימולציה ואימות פונקציונליות התכנון; (iv) סינתזה ויישום חומרת התכנון; (v) חילוץ מידע על עכבה וקיבול טפילי, ניתוח תזמון סטטי לבדיקת תגובת התזמון של התכנון; (vi) סימולציה של התכנון עם מידע טפילי וחילוץ צורות גל של אות; (vii) הערכת צריכת חשמל וחילוץ עקבות תואמות; (viii) אינטרפולציה וחילוץ עקבות צריכת חשמל; (ix) הערכת אבטחה המבוססת על עקבות שנאספו; (x) שילוב התכנון במערכת, מוכן לייצור מעגל משולב.
שם הפטנט: תהליך הערכת אבטחת חומרה המבוסס על עקבות הערכת צריכת חשמל
תחום: תכנון מוליכים למחצה, אבטחת חומרה
רשות מנפיקה: מחלקת הקניין הרוחני – משרד המדע והטכנולוגיה
יישום: בדיקות אבטחה של עיצובי שבבים קריפטוגרפיים מבוססי ASIC/FPGA לפני הייצור
יחידת מחקר: המרכז לעיצוב ויישומי שבבים (CICA), המכון לטכנולוגיית מידע, האוניברסיטה הלאומית של וייטנאם, האנוי
ממציאים: ד"ר בוי דוי הייאו, פרופסור, ד"ר טראן שואן טו
מקור: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html






תגובה (0)