Важливий крок вперед у дослідженнях дизайну мікрочіпів у В'єтнамі

Національне відомство інтелектуальної власності (NOIP) щойно видало патент на винахід під назвою: «Процес оцінки рівня безпеки апаратного забезпечення на основі оціночних траєкторій споживання енергії», розроблений дослідницькою групою Центру досліджень та застосувань дизайну мікрочіпів Інституту інформаційних технологій В'єтнамського національного університету в Ханої.

Дослідницька група інтелектуальних інтегрованих систем (SISLAB) – Центр досліджень та застосувань проектування мікрочіпів, Інститут інформаційних технологій, В'єтнамський національний університет, Ханой .

Це результат дослідження, проведеного Дослідницькою групою інтелектуальних інтегрованих систем (SISLAB) – Центром досліджень проектування та застосування мікрочіпів, Інститутом інформаційних технологій, В'єтнамським національним університетом, Ханой. Робота відкриває ефективний підхід до тестування рівня безпеки конструкцій мікрочіпів від етапу проектування до виробництва.

Проривне рішення в оцінці безпеки апаратного забезпечення

Винахід пропонує систематичний технічний процес, який дозволяє оцінювати безпеку криптоапаратних конструкцій на етапі проектування шляхом аналізу кривих споживання енергії, оцінених за допомогою моделювання, замість того, щоб чекати до фактичного виробництва мікросхем.

Традиційно, тестування безпеки обладнання виконується лише після того, як конструкція вже була виготовлена ​​в ASIC або FPGA-чіпі, що є дорогим та трудомістким. Зі зростанням складності атак побічних каналів, раннє виявлення витоків інформації стає нагальним.

Запатентований процес включає кроки від розробки специфікації проекту, опису архітектури RTL, функціонального моделювання, синтезу апаратного забезпечення, аналізу синхронізації та паразитних факторів до оцінки енергоспоживання та аналізу безпеки за допомогою статистичних методів, таких як T-тест, диференціальна апроксимація (DPA) та кореляційний аналіз (CPA). Весь процес виконується на моделі проекту перед її відправкою у виробництво, що призводить до значної економії коштів та раннього виявлення вразливостей безпеки, що піддаються використанню.

Практичне застосування в проектуванні високозахищених мікросхем

Винахід особливо корисний для проектування та оцінки блоків апаратного шифрування, таких як AES (вдосконалений стандарт шифрування), RSA (криптографія з відкритим ключем), ECC (криптографія на основі кривих)... що обслуговують програми, що вимагають високого рівня безпеки, такі як банківські картки, електронна ідентифікація громадян, військові системи, безпечний Інтернет речей та безпечні вбудовані пристрої.

Наприклад, атаки з використанням методу реєстрації потужності можуть зламати ключ AES за лічені хвилини, якщо конструкція апаратного забезпечення не захищена належним чином. Це запатентоване рішення надає потужний технічний інструмент для перевірки та підвищення стійкості до витоків секретних ключів у конструкціях.

Видання патенту на це рішення підтверджує дослідницький та розробницький потенціал в'єтнамських вчених у галузі проектування напівпровідників та інформаційної безпеки – високотехнологічної галузі, яка є пріоритетною для інвестицій та розвитку урядом.

Це також демонстрація ефективного поєднання сучасних ключових напрямків досліджень, таких як апаратна криптографія, аналіз безпеки побічних каналів, проектування цифрових схем (RTL/ASIC/FPGA) та тестування передсерійних проектів безпеки.

Запатентований технічний процес

Процес оцінки безпеки апаратного забезпечення на основі трас оцінки споживання енергії виконується за допомогою таких кроків: (i) розробка криптографічних/захисних специфікацій проекту; (ii) проектування апаратного забезпечення у формі зсуву регістрів (RTL); (iii) моделювання та перевірка функціональності проекту; (iv) синтез та реалізація апаратного забезпечення проекту; (v) вилучення інформації про паразитний імпеданс та ємність, аналіз статичного синхронізації для перевірки часової реакції проекту; (vi) моделювання проекту з паразитною інформацією та вилучення форм сигналу; (vii) оцінка споживання енергії та вилучення відповідних трас; (viii) інтерполяція та вилучення трас споживання енергії; (ix) оцінка безпеки на основі зібраних трас; (x) інтеграція проекту в систему, готового до виготовлення ІС.

Назва патенту: Процес оцінки безпеки апаратного забезпечення на основі трас оцінки споживання енергії
Галузь: Розробка напівпровідників, безпека апаратного забезпечення
Орган, що видав: Департамент інтелектуальної власності – Міністерство науки і технологій
Застосування: Тестування безпеки криптографічних мікросхем на основі ASIC/FPGA перед виробництвом
Науковий підрозділ: Центр досліджень та застосування мікрочіпів (CICA), Інститут інформаційних технологій, В'єтнамський національний університет, Ханой
Винахідники: професор, доктор Буй Зуй Х'єу, доктор Тран Сюань Ту

ВУ КВІНЬ

Джерело: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html