کیزائٹ نے اینڈ ٹو اینڈ چپ کی تصدیق کی ٹیکنالوجی کو آگے بڑھایا ہے۔

چپ ڈیزائن کے عمل کا آخری مرحلہ، جسے سلکان ٹیپ آؤٹ کہا جاتا ہے، سخت، مہنگا ہے، اور ڈیزائن کی غلطی کی بہت کم گنجائش چھوڑتا ہے۔ اگر ٹیپ آؤٹ کے بعد کوئی ڈیزائن ناکام ہو جاتا ہے، تو چپ بنانے والوں کو ایک نیا "ری اسپن" سائیکل شروع کرنا چاہیے جو 12 ماہ یا اس سے زیادہ چل سکتا ہے۔ اس دوبارہ ڈیزائن کی وجہ سے ہونے والی تاخیر کے لیے نہ صرف اضافی، مہنگے تحقیق اور ترقیاتی وسائل کی ضرورت ہوتی ہے، بلکہ یہ چپ بنانے والوں کو اپنی مصنوعات کو وقت پر مارکیٹ میں لانے سے بھی روک سکتا ہے۔

Keysight đẩy mạnh công nghệ giúp xác minh sản phẩm chip hoàn chỉnh - Ảnh 1. — Keysight Technologies پیمائش اور جانچ کے حل کی ایک وسیع رینج پیش کرتی ہے۔

کیزائٹ یو ایس پی اے پلیٹ فارم چپ ڈیزائنرز اور انجینئرز کو چپ مینوفیکچرنگ میں جانے سے پہلے ڈیزائن کی تصدیق کرنے کے لیے مکمل سگنلز کے ڈیجیٹل جڑواں فراہم کرتا ہے، ڈیزائن کی غلطیوں اور دوبارہ ڈیزائن کی لاگت کے خطرے کو کم کرتا ہے۔ USPA پلیٹ فارم انتہائی تیز رفتار سگنل کنورٹرز کو اعلیٰ کارکردگی والے FPGA پروٹو ٹائپنگ سسٹم کے ساتھ مربوط کرتا ہے، جو ڈیزائنرز کو ملکیتی، حسب ضرورت پروٹو ٹائپنگ سسٹمز کا متبادل فراہم کرتا ہے۔

اس کے علاوہ، یہ حل ایپلی کیشنز کے لیے مناسب ان پٹ/آؤٹ پٹ انٹرفیس بھی فراہم کرتا ہے جس میں 6G ریڈیو ایپلی کیشن ڈویلپمنٹ، ڈیجیٹل ریڈیو فریکوئنسی میموری، جدید فزکس ریسرچ، اور تیز رفتار ڈیٹا ایکوزیشن ایپلی کیشنز، جیسے ریڈار اور ریڈیو فلکیات شامل ہیں۔

"Keysight کا USPA پلیٹ فارم چپ کی نشوونما کو تیز کرتا ہے اور خطرے سے بچاتا ہے، جو ایک نیا حل فراہم کرتا ہے جو اعلیٰ قیمت والے ماحول میں نمایاں ڈیزائن کے چیلنجوں سے نمٹتا ہے،" ڈاکٹر جوآخم پیرلنگز، نائب صدر اور Keysight's Network اور Data Center Solutions Group کے جنرل منیجر نے کہا۔ "یہ طاقتور پلیٹ فارم چپ ڈویلپرز کو ان کے مستقبل کے سلکان ڈیوائس کے ڈیجیٹل جڑواں کے ساتھ فراہم کرتا ہے، جس سے وہ ڈیزائن اور الگورتھم کو مکمل طور پر درست کرنے کی اجازت دیتا ہے، نئے ڈیزائن سے منسلک خطرات اور اخراجات کو کم کرتا ہے۔"

ماخذ لنک