TechSpotによると、18Aプロセスの現在の歩留まりは10%を下回っており、これは生産されたチップ10個中9個近くが不良品であることを意味します。これはIntelにとって大きな障害であり、特に同社は20A（2nm）プロセスを中止し、すべてのリソースを18A（1.8nm）プロセスに移行しているため、なおさらです。この状況が改善されなければ、18Aプロセスは商業的に採算が取れなくなる可能性があります。
先端技術において高いトランジスタ密度を実現するという課題は、半導体業界全体に共通する課題です。3nm未満のゲート・オール・アラウンド（GAA）技術を持つサムスンでさえ、歩留まりが50%を下回り、時には10～20%にまで低下するなど、苦戦を強いられています。
インテル18Aは、インテルファウンドリーのチップ製造事業における最も先進的なプロセスノードであり、2025年に量産開始が予定されている。
歩留まりに加え、IntelはライバルTSMCと比較してSRAMの集積度においても遅れをとっています。ISSCC 2025 Advanceプログラムによると、TSMCはN2（2nm）プロセスで38Mb/mm²という高いSRAMビット密度を達成し、SRAMセルサイズはわずか0.0175μm²です。一方、Intelの18Aプロセスでは、セルサイズ0.021μm²で集積度31.8Mb/mm²にとどまり、これはTSMCの従来のN3EプロセスおよびN5プロセスと同等です。
チップ設計においてメモリ容量の増大が求められる中、SRAMの高密度化は不可欠です。あらゆる方向から電気チャネルを制御できるGAA技術は、従来のFinFET技術よりも高密度化を実現するための鍵となります。IntelとTSMCはどちらもGAAを採用していますが、TSMCはN2プロセスにおいてこの技術をより効率的に活用しています。
それでも、インテルには2025年に量産に入る前に18Aプロセスを改良する時間があります。このプロセスは、Clearwater Forestサーバーチップ、Panther LakeモバイルCPU、カスタムAIシリコンなどの主要製品に使用されることが予想されています。
インテルが今後数ヶ月で歩留まりを60%以上に向上させることができれば、18Aプロセスが次世代製品の基盤となる可能性はまだ残っています。しかし、現在の課題を考えると、この目標達成への道のりは容易ではないでしょう。
[広告2]
出典: https://thanhnien.vn/intel-co-nguy-co-that-bai-voi-quy-trinh-18a-185241207002823811.htm
コメント (0)