
화웨이 반도체 사업부 사장인 하딘바(Ha Dinh Ba) 여사가 5월 25일 상하이에서 열린 국제 회로 및 시스템 컨퍼런스(ISCAS)에서 연설하고 있다. (사진: 화웨이)
AFP 통신은 5월 25일 상하이에서 열린 국제 회로 및 시스템 컨퍼런스(ISCAS)에서 해당 발언이 나왔다고 보도했다.
화웨이 반도체 사업부 회장인 하딘바 여사는 화웨이가 2031년까지 1.4나노미터(nm) 칩 생산을 목표로 하고 있다고 밝혔습니다. 한편, 세계 최대 반도체 제조업체인 TSMC는 2028년경 이 목표를 달성할 것으로 예상하고 있습니다.
화웨이는 오랫동안 미국과 중국 간 기술 갈등의 중심에 서 있었다. 워싱턴은 화웨이 장비가 간첩 행위에 사용될 가능성이 있다고 비난해 왔지만, 화웨이는 이를 거듭 부인해 왔다.
2019년 이후 미국과 여러 동맹국은 화웨이가 EUV 리소그래피 장비 등 5나노초 이하 칩 생산에 필수적인 첨단 기술 및 부품에 접근하는 것을 막기 위한 제재를 가해왔습니다.
화웨이에 따르면, 이 새로운 방식은 EUV 장비에 의존하지 않고도 첨단 칩을 생산하는 데 도움이 될 수 있다고 합니다.
하딘바 씨는 화웨이가 무어의 법칙에 따라 칩 내부 공간을 줄이는 기존 방식 대신, 칩 내부 구성 요소 간의 통신 시간을 최적화하는 방향으로 전환하고 있다고 밝혔습니다.
화웨이는 이러한 새로운 접근 방식을 "타우 스케일링"이라고 부릅니다.
인텔 공동 창업자 고든 무어가 제안한 무어의 법칙은 칩에 탑재되는 트랜지스터 수가 2년마다 두 배로 늘어나야 칩의 성능이 향상되거나 크기가 작아진다는 내용입니다. 그러나 전문가들은 이러한 방식이 점차 물리적 한계에 도달하고 있다고 보고 있습니다.
화웨이에 따르면, 이러한 새로운 접근 방식은 인텔이 "더 이상 줄일 수 없을 때까지 무한정 줄일 수 있는 능력"이라고 설명했던 문제를 해결하는 것을 목표로 합니다.
하딘바 여사는 미국의 제재로 화웨이가 기술적 어려움에 더 빨리 직면하게 되었지만, 동시에 다른 길을 찾아야만 했다고 말했다.
"저희 솔루션은 실현 가능하고 비용 효율적입니다. 새로운 칩의 성능은 다른 방식들과 충분히 경쟁할 수 있습니다."라고 그녀는 솔루션을 발표했습니다.
화웨이는 또한 올가을 출시 예정인 차세대 키린 칩이 새로운 로직폴딩 아키텍처를 완전히 채택한 최초의 제품이 될 것이라고 밝혔습니다.
일부 전문가들은 화웨이가 아직 구체적인 상용 제품을 발표하지는 않았지만, 이러한 새로운 방향성이 반도체 기술 경쟁에서 미국의 우려를 더욱 증폭시킬 수 있다고 보고 있다.
출처: https://tuoitre.vn/huawei-phat-develop-new-chip-technology-to-overcome-us-ban-20260525154428906.htm








댓글 (0)