Keysight ontwikkelt end-to-end chipverificatietechnologie

De laatste stap in het chipontwerpproces, bekend als silicon tapeout, is rigoureus, duur en laat weinig ruimte voor ontwerpfouten. Als een ontwerp na tapeout faalt, moeten chipmakers een nieuwe 're-spin'-cyclus starten die 12 maanden of langer kan duren. De vertraging die door dit herontwerp wordt veroorzaakt, vereist niet alleen extra, dure R&D-middelen, maar kan er ook voor zorgen dat chipmakers hun producten niet op tijd op de markt kunnen brengen.

Keysight Technologies biedt een breed scala aan meet- en testoplossingen.

Het Keysight USPA-platform biedt chipontwerpers en -engineers een digitale kopie van complete signalen om ontwerpen te verifiëren voordat ze overgaan tot chipproductie. Dit minimaliseert het risico op ontwerpfouten en herontwerpkosten. Het USPA-platform integreert ultrasnelle signaalomvormers met een krachtig FPGA-prototypingsysteem en biedt ontwerpers een alternatief voor gepatenteerde, op maat gemaakte prototypingsystemen.

Bovendien biedt de oplossing geschikte input/output-interfaces voor toepassingen zoals de ontwikkeling van 6G-radiotoepassingen, digitaal radiofrequentiegeheugen, geavanceerd natuurkundig onderzoek en toepassingen voor snelle data-acquisitie, zoals radar en radioastronomie.

"Het USPA-platform van Keysight versnelt en verkleint de risico's van chipontwikkeling en biedt een innovatieve oplossing die de uitdagingen van geavanceerde ontwerpen in dure omgevingen aanpakt", aldus Dr. Joachim Peerlings, vice-president en algemeen directeur van Keysight's Network and Data Center Solutions Group. "Dit krachtige platform biedt chipontwikkelaars een digitale kopie van hun toekomstige siliciumapparaat, waardoor ze ontwerpen en algoritmen volledig kunnen valideren en de risico's en kosten die gepaard gaan met herontwerpen tot een minimum kunnen beperken."

Bronlink: https://thanhnien.vn/keysight-day-manh-cong-nghe-xac-minh-chip-hoan-chinh-185230603000909715.htm