Ważny krok naprzód w badaniach nad projektowaniem mikroprocesorów w Wietnamie

Krajowy Urząd Własności Intelektualnej (NOIP) właśnie przyznał patent na wynalazek o nazwie: „Proces oceny poziomu bezpieczeństwa sprzętu w oparciu o szacowane ślady zużycia energii” autorstwa Grupy Badawczej Centrum Badań i Zastosowań Projektowania Mikroprocesorów, Instytutu Technologii Informatycznych, Wietnamskiego Uniwersytetu Narodowego w Hanoi.

Grupa badawcza inteligentnych systemów zintegrowanych (SISLAB) – Centrum badań i zastosowań projektowania mikroprocesorów, Instytut Technologii Informatycznych, Wietnamski Uniwersytet Narodowy, Hanoi .

Jest to wynik badań przeprowadzonych przez Grupę Badawczą Inteligentnych Systemów Zintegrowanych (SISLAB) – Centrum Projektowania i Badań nad Zastosowaniami Mikroprocesorów, Instytut Technologii Informatycznych, Wietnamski Uniwersytet Narodowy w Hanoi. Praca ta otwiera skuteczne podejście do testowania poziomu bezpieczeństwa projektów mikroprocesorów już na etapie projektowania, przed rozpoczęciem produkcji.

Przełomowe rozwiązanie w ocenie bezpieczeństwa sprzętu

Wynalazek zapewnia systematyczny proces techniczny, który umożliwia ocenę bezpieczeństwa projektów sprzętu kryptograficznego już na etapie projektowania, poprzez analizę śladów zużycia energii szacowanych na podstawie symulacji, zamiast czekać do momentu faktycznego wyprodukowania układu scalonego.

Tradycyjnie testy bezpieczeństwa sprzętu przeprowadza się dopiero po wbudowaniu projektu w układ ASIC lub FPGA, co jest kosztowne i czasochłonne. Wraz ze wzrostem wyrafinowania ataków typu side-channel, wczesne wykrywanie wycieków informacji staje się coraz pilniejsze.

Opatentowany proces obejmuje etapy od specyfikacji projektu, opisu architektury RTL, symulacji funkcjonalnej, syntezy sprzętu, analizy czasowej i pasożytniczej, po szacowanie zużycia energii i analizę bezpieczeństwa za pomocą technik statystycznych, takich jak test t, aproksymacja różniczkowa (DPA) i analiza korelacji (CPA). Cały proces jest przeprowadzany na modelu projektowym przed wysłaniem go do produkcji, co przekłada się na znaczne oszczędności kosztów i wczesne wykrywanie podatnych na wykorzystanie luk w zabezpieczeniach.

Praktyczne zastosowania w projektowaniu mikroukładów o wysokim poziomie bezpieczeństwa

Wynalazek jest szczególnie użyteczny przy projektowaniu i ocenie sprzętowych bloków szyfrujących, takich jak AES (zaawansowany standard szyfrowania), RSA (kryptografia klucza publicznego), ECC (kryptografia oparta na krzywych)... służących aplikacjom wymagającym wysokiego poziomu bezpieczeństwa, takim jak karty bankowe, elektroniczne identyfikatory obywateli, systemy wojskowe , bezpieczny IoT i bezpieczne urządzenia wbudowane.

Na przykład ataki typu power-logging mogą złamać klucz AES w ciągu kilku minut, jeśli konstrukcja sprzętowa nie jest odpowiednio zabezpieczona. To opatentowane rozwiązanie stanowi potężne narzędzie techniczne do weryfikacji i zwiększania odporności na wycieki tajnych kluczy w projektach.

Przyznanie patentu na to rozwiązanie potwierdza potencjał badawczo-rozwojowy wietnamskich naukowców w dziedzinie projektowania półprzewodników i bezpieczeństwa informacji - dziedziny zaawansowanych technologii, w którą rząd priorytetowo traktuje inwestycje i rozwój.

Jest to również demonstracja efektywnego połączenia najważniejszych aktualnych kierunków badań, takich jak kryptografia sprzętowa, analiza bezpieczeństwa kanałów bocznych, projektowanie układów cyfrowych (RTL/ASIC/FPGA) i testowanie projektów zabezpieczeń przed produkcją.

Opatentowany proces techniczny

Proces oceny bezpieczeństwa sprzętu na podstawie śladów szacowanego zużycia energii odbywa się w następujących krokach: (i) opracowanie specyfikacji projektu kryptograficznego/bezpieczeństwa; (ii) projekt sprzętu w formie przesunięcia rejestru (RTL); (iii) symulacja i weryfikacja funkcjonalności projektu; (iv) synteza i implementacja sprzętu projektowego; (v) wyodrębnienie informacji o impedancji pasożytniczej i pojemności, analiza statycznego czasu w celu sprawdzenia odpowiedzi czasowej projektu; (vi) symulacja projektu przy użyciu informacji pasożytniczych i wyodrębnienie przebiegów sygnałów; (vii) oszacowanie zużycia energii i wyodrębnienie odpowiadających mu śladów; (viii) interpolacja i wyodrębnienie śladów zużycia energii; (ix) ocena bezpieczeństwa na podstawie zebranych śladów; (x) integracja projektu z systemem w celu przygotowania do produkcji układów scalonych.

Tytuł patentu: Proces oceny bezpieczeństwa sprzętu w oparciu o ślady szacowania zużycia energii
Dziedzina: Projektowanie półprzewodników, bezpieczeństwo sprzętowe
Podmiot wydający: Departament Własności Intelektualnej – Ministerstwo Nauki i Technologii
Zastosowanie: Testowanie bezpieczeństwa projektów układów kryptograficznych opartych na układach ASIC/FPGA przed produkcją
Jednostka badawcza: Centrum Projektowania i Badań nad Zastosowaniami Mikroprocesorów (CICA), Instytut Technologii Informacyjnych, Wietnamski Uniwersytet Narodowy, Hanoi
Wynalazcy: dr Bui Duy Hieu, profesor, dr Tran Xuan Tu

VU QUYNH

Source: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html