Visitantes passam pelo sistema Huawei Atlas 900 A3 SuperPoD na Conferência Mundial de IA em Xangai, China, em 28 de julho de 2025. (Foto: AP)
A Huawei anunciou em 29 de maio que está buscando um novo princípio de design de chips, com foco no aumento da velocidade de transmissão de sinal em vez de reduzir ainda mais o tamanho dos transistores, em meio às restrições dos EUA que dificultam o acesso da China a equipamentos avançados de fabricação de chips.
Desde 2019, a China está impedida de importar as máquinas de litografia de ultracurta distância (EUV) mais avançadas da ASML. Essas máquinas são usadas para gravar detalhes extremamente pequenos em chips, permitindo a criação de chips mais potentes por meio de processos de fabricação cada vez menores. A falta de litografia EUV dificulta a competição das empresas chinesas com fabricantes líderes como a TSMC.
Durante décadas, a indústria de semicondutores se desenvolveu segundo a Lei de Moore, o que significa que o número de transistores em um chip normalmente dobra a cada dois anos. A Huawei argumenta que essa abordagem está se aproximando de seus limites físicos, enquanto restrições externas a estão fazendo encontrar obstáculos antes de seus concorrentes.
A nova abordagem da Huawei é chamada de Lei de Escala Tau, que pode ser entendida como o princípio de otimização de chips com base no tempo de transmissão de sinal. A técnica central é o LogicFolding, que visa organizar circuitos lógicos, circuitos analógicos e memória em uma estrutura empilhada, com conexões mais estreitas para melhorar a densidade, o desempenho e a velocidade de operação.
Uma criança descansa em uma loja principal da Huawei em Pequim, China, em 6 de março de 2025. (Foto: AP)
No entanto, muitos especialistas acreditam que reduzir a latência do sinal não é um conceito novo. O CEO da Nvidia, Jensen Huang, afirmou em 28 de maio que isso representa um avanço para a Huawei, mas ainda não uma ameaça para a TSMC, visto que a empresa utiliza tecnologias de empilhamento de chips e encapsulamento 3D há quase 10 anos.
Analistas da Bernstein alertam que o empilhamento de múltiplas camadas de chips pode aumentar a densidade de transistores, mas também leva a uma maior densidade de potência e a um risco maior de superaquecimento. O rendimento e os custos de fabricação também são grandes obstáculos.
A Huawei afirma que seu novo chip Kirin para smartphones, com lançamento previsto para o final deste ano, será o primeiro a utilizar a arquitetura LogicFolding. De acordo com He Tingbo, presidente da divisão de semicondutores da Huawei, o novo chip pode melhorar a eficiência energética em 41% e aumentar a velocidade máxima de operação em quase 13% em comparação com os designs anteriores de camada única.
No entanto, a Huawei ainda não divulgou as taxas finais de produção, os custos de fabricação ou dados comparativos específicos com os chips da concorrência. O especialista da Omdia, Lian Jye Su, acredita que atualmente não existem dados específicos disponíveis para verificação independente.
Fonte: https://vtv.vn/huawei-tim-huong-di-moi-de-vuot-rao-can-chip-cua-my-10026052915150093.htm
Comentário (0)