Este es el resultado de una investigación del Grupo de Investigación de Sistemas Inteligentes Integrados (SISLAB), Centro de Investigación de Diseño y Aplicaciones de Microchips, Instituto de Tecnología de la Información, Universidad Nacional de Vietnam, Hanói. Este trabajo abre un enfoque eficaz para evaluar el nivel de seguridad de los diseños de microchips desde la fase de diseño, antes de la producción.
Solución innovadora en evaluación de seguridad de hardware
La invención proporciona un proceso técnico sistemático que permite evaluar la seguridad de los diseños de criptohardware durante la fase de diseño, a través del análisis de trazas de consumo de energía estimadas por simulación, en lugar de esperar hasta la fabricación real del chip.
Tradicionalmente, las pruebas de seguridad de hardware solo se realizan después de que el diseño se haya fabricado en un chip ASIC o FPGA, lo cual es costoso y requiere mucho tiempo. Dado que los ataques de canal lateral son cada vez más sofisticados, la detección temprana de fugas de información se vuelve urgente.
El proceso patentado incluye los pasos desde la especificación del diseño, la descripción de la arquitectura RTL, la simulación funcional, la síntesis de hardware, el análisis de temporización y parásitos, hasta la estimación del consumo de energía y el análisis de seguridad mediante técnicas estadísticas como la prueba T, la aproximación diferencial (DPA) y el análisis de correlación (CPA). Todo el proceso se ejecuta en el modelo de diseño antes de enviarlo a fabricación, lo que se traduce en un ahorro significativo de costos y la detección temprana de vulnerabilidades de seguridad explotables.
Aplicaciones prácticas en el diseño de microcircuitos de alta seguridad
La invención es particularmente útil en el diseño y evaluación de bloques de cifrado hardware como AES (estándar de cifrado avanzado), RSA (criptografía de clave pública), ECC (criptografía basada en curvas)... al servicio de aplicaciones que requieren alta seguridad como tarjetas bancarias, identificación electrónica ciudadana, sistemas militares , IoT seguro y dispositivos embebidos seguros.
Por ejemplo, los ataques basados en el rastreo de potencia pueden descifrar una clave AES en minutos si el diseño del hardware no está debidamente protegido. Esta solución patentada proporciona una potente herramienta técnica para verificar y mejorar la seguridad de las claves secretas en los diseños.
La concesión de una patente para esta solución afirma la capacidad de investigación y desarrollo de los científicos vietnamitas en el campo del diseño de semiconductores y la seguridad de la información, un campo de alta tecnología que el Gobierno está priorizando para la inversión y el desarrollo.
Esto también es un testimonio de la combinación efectiva de las direcciones de investigación clave actuales, como la criptografía de hardware, el análisis de seguridad de canal lateral, el diseño de circuitos digitales (RTL/ASIC/FPGA) y las pruebas de diseño de seguridad de preproducción.
Proceso técnico patentado
El proceso de evaluación de seguridad de hardware basado en trazas de estimación de consumo de energía se realiza a través de los siguientes pasos: (i) desarrollar especificaciones de diseño criptográfico/de seguridad; (ii) diseñar hardware en forma de registro desplazado (RTL); (iii) simular y verificar la funcionalidad del diseño; (iv) sintetizar e implementar el hardware de diseño; (v) extraer información de impedancia y capacitancia parásitas, analizando la temporización estática para verificar la respuesta de temporización del diseño; (vi) simular el diseño con información parásita y extraer formas de onda de señal; (vii) estimar el consumo de energía y extraer trazas correspondientes; (viii) interpolar y extraer trazas de consumo de energía; (ix) evaluación de seguridad basada en trazas recopiladas; (x) integrar el diseño en el sistema, listo para la fabricación de CI.
Título de la patente: Proceso de evaluación de seguridad de hardware basado en trazas de estimación del consumo de energía
Campo: Diseño de semiconductores, seguridad de hardware
Autoridad otorgante: Departamento de Propiedad Intelectual – Ministerio de Ciencia y Tecnología
Aplicación: Pruebas de seguridad de diseños de chips criptográficos en plataformas ASIC/FPGA antes de la producción
Unidad de investigación: Centro de Investigación de Diseño y Aplicación de Microchips (CICA), Instituto de Tecnología de la Información, Universidad Nacional de Vietnam, Hanoi
Inventores: Dr. Bui Duy Hieu, Profesor, Dr. Tran Xuan Tu
Fuente: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html
![[Infografía] En 2025, 47 productos alcanzarán el OCOP nacional](https://vphoto.vietnam.vn/thumb/402x226/vietnam/resource/IMAGE/2025/7/16/5d672398b0744db3ab920e05db8e5b7d)
Kommentar (0)