Este trabajo es el resultado de una investigación realizada por el Grupo de Investigación de Sistemas Integrados Inteligentes (SISLAB) del Centro de Investigación de Diseño y Aplicación de Microchips del Instituto de Tecnología de la Información de la Universidad Nacional de Vietnam, en Hanói. La investigación propone un método eficaz para evaluar el nivel de seguridad de los diseños de microchips desde la fase de diseño, antes de la producción.
Solución innovadora en la evaluación de seguridad de hardware
La invención proporciona un proceso técnico sistemático que permite evaluar la seguridad de los diseños de criptohardware, durante la fase de diseño, mediante el análisis de las trazas de consumo de energía estimadas por simulación, en lugar de esperar hasta la fabricación real del chip.
Tradicionalmente, las pruebas de seguridad del hardware solo se realizan una vez que el diseño se ha fabricado en un chip ASIC o FPGA, lo cual resulta costoso y requiere mucho tiempo. Dado que los ataques de canal lateral son cada vez más sofisticados, la detección temprana de fugas de información se está volviendo urgente.
El proceso patentado incluye etapas que abarcan desde la especificación del diseño, la descripción de la arquitectura RTL, la simulación funcional, la síntesis de hardware, el análisis de tiempos y parásitos, hasta la estimación del consumo energético y el análisis de seguridad mediante técnicas estadísticas como la prueba t, la aproximación diferencial (DPA) y el análisis de correlación (CPA). Todo el proceso se realiza sobre el modelo de diseño antes de su envío a fabricación, lo que permite un importante ahorro de costes y la detección temprana de vulnerabilidades de seguridad explotables.
Aplicaciones prácticas en el diseño de microcircuitos de alta seguridad
La invención es particularmente útil en el diseño y evaluación de bloques de cifrado de hardware como AES (estándar de cifrado avanzado), RSA (criptografía de clave pública), ECC (criptografía basada en curvas)... que sirven a aplicaciones que requieren alta seguridad como tarjetas bancarias, identificación electrónica de ciudadanos, sistemas militares , IoT seguro y dispositivos integrados seguros.
Por ejemplo, los ataques de registro de consumo energético pueden descifrar una clave AES en minutos si el diseño del hardware no está debidamente protegido. Esta solución patentada proporciona una potente herramienta técnica para verificar y mejorar la resistencia a las fugas de claves secretas en los diseños.
La concesión de una patente para esta solución reafirma la capacidad de investigación y desarrollo de los científicos vietnamitas en el campo del diseño de semiconductores y la seguridad de la información, un campo de alta tecnología al que el Gobierno está dando prioridad en materia de inversión y desarrollo.
Esto también demuestra la combinación efectiva de las principales líneas de investigación actuales, como la criptografía de hardware, el análisis de seguridad de canal lateral, el diseño de circuitos digitales (RTL/ASIC/FPGA) y las pruebas de diseño de seguridad previas a la producción.
Proceso técnico patentado
El proceso de evaluación de la seguridad del hardware basado en el análisis de trazas de estimación del consumo de energía se realiza mediante los siguientes pasos: (i) desarrollo de las especificaciones de diseño criptográfico/de seguridad; (ii) diseño del hardware en lenguaje de desplazamiento de registros (RTL); (iii) simulación y verificación de la funcionalidad del diseño; (iv) síntesis e implementación del hardware diseñado; (v) extracción de información sobre impedancia y capacitancia parásitas, y análisis de la temporización estática para comprobar la respuesta temporal del diseño; (vi) simulación del diseño con información parásita y extracción de las formas de onda de la señal; (vii) estimación del consumo de energía y extracción de las trazas correspondientes; (viii) interpolación y extracción de las trazas de consumo de energía; (ix) evaluación de la seguridad basada en las trazas recopiladas; (x) integración del diseño en el sistema, listo para la fabricación del circuito integrado.
Título de la patente: Proceso de evaluación de seguridad de hardware basado en registros de estimación del consumo de energía
Campo: Diseño de semiconductores, seguridad de hardware
Autoridad emisora: Departamento de Propiedad Intelectual – Ministerio de Ciencia y Tecnología
Aplicación: Pruebas de seguridad de diseños de chips criptográficos basados en ASIC/FPGA antes de la producción
Unidad de investigación: Centro de Investigación en Diseño y Aplicación de Microchips (CICA), Instituto de Tecnología de la Información, Universidad Nacional de Vietnam, Hanoi
Inventores: Dr. Bui Duy Hieu, Profesor, Dr. Tran Xuan Tu
Fuente: https://nhandan.vn/buoc-tien-quan-trong-trong-nghien-cuu-thiet-ke-vi-mach-tai-viet-nam-post894360.html
![[Foto] Clausura de la XIV Conferencia del XIII Comité Central del Partido](https://vphoto.vietnam.vn/thumb/1200x675/vietnam/resource/IMAGE/2025/11/06/1762404919012_a1-bnd-5975-5183-jpg.webp)
Kommentar (0)