A Keysight új, nagy sebességű digitális chiplet-tervezési megoldást dob ​​piacra

Ez a továbbfejlesztett szoftver szimulációs funkciókkal bővíti az Universal Chiplet Interconnect Express (UCIe) 2.0 szabványt, és támogatja az Open Computer Project Bunch of Wires (BoW) szabványát. Fejlett, lapkától lapkáig (D2D) és rendszerszintű chiplet-tervezési megoldásként a Chiplet PHY Designer lehetővé teszi a szilícium előtti szintű validálást, leegyszerűsítve a chiptervezési és -gyártási folyamatot.

A Keysight Technologies mostantól különféle adatfeldolgozási megoldásokat támogat

Ahogy a mesterséges intelligencia és az adatközpontok chipjei egyre összetettebbek lesznek, a chipek közötti megbízható kommunikáció biztosítása kritikus fontosságú a teljesítmény szempontjából. A piac ezt a kihívást olyan újonnan megjelenő nyílt szabványokkal kezeli, mint az UCIe és a BoW, amelyek a chipek közötti összeköttetéseket 2,5D továbbfejlesztett/3D vagy overlay/továbbfejlesztett tokozásban határozzák meg. Ezen szabványok átvételével és a chiplet-megfelelőség ellenőrzésével a tervezők hozzájárulnak a chiplet-interoperabilitás ökoszisztémájának fejlesztéséhez, csökkentve a félvezető technológia fejlesztésének költségeit és kockázatát.

A megoldás emellett segít lerövidíteni a piacra kerülési időt, automatizálja a szimulációt és a megfelelőségi tesztek beállítását, például a feszültségátviteli függvény (VTF) vizsgálatát, és leegyszerűsíti a chiplet-tervezési folyamatot.

„Egy évvel ezelőtt a Keysight EDA piacra dobta a Chiplet PHY Designert, a piac első szilícium előtti validációs eszközét, amely mélyreható modellezési és szimulációs képességekkel rendelkezik; lehetővé teszi a chiplet-tervezők számára, hogy gyorsan és pontosan ellenőrizzék, hogy terveik megfelelnek-e a specifikációknak a gyártás előtt” – mondta Hee-Soo Lee, a Keysight EDA nagysebességű digitális ügyfélfejlesztési vezetője. „A legújabb kiadás megfelel az olyan fejlődő szabványoknak, mint az UCIe 2.0 és a BoW, és olyan új funkciókat kínál, mint a QDR órajel-leképezés és a rendszer áthalláselemzése az egyirányú buszokhoz. A mérnökök a Chiplet PHY Designert használják az időmegtakarításra és a hibák csökkentésére, biztosítva, hogy terveik megfeleljenek a teljesítménykövetelményeknek a gyártás előtt.”

Forrás: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm