A Keysight új, nagysebességű digitális chiplet-tervezési megoldást dob ​​piacra.

Ennek megfelelően ez a továbbfejlesztett szoftver szimulációs funkciókkal bővíti az Universal Chiplet Interconnect Express (UCIe) 2.0 szabványt, és támogatást nyújt az Open Computer Project Bunch of Wires (BoW) szabványához. Fejlett rendszerszintű chiplet-tervezési és chip-to-chip (D2D) tervezési megoldásként a Chiplet PHY Designer lehetővé teszi a megfelelőség-ellenőrzést a szilícium előtti szinten, leegyszerűsítve a chiptervezési és -gyártási folyamatot.

A Keysight Technologies jelenleg különféle adatfeldolgozási megoldásokat támogat.

Az egyre összetettebb mesterséges intelligencia és adatközpontok chipjeinek kontextusában a chipek közötti megbízható kommunikáció biztosítása kulcsfontosságú a teljesítmény szempontjából. A piac ezt a kihívást olyan újonnan megjelenő nyílt szabványokkal kezeli, mint az UCIe és a BoW, amelyek meghatározzák a chipletek közötti kapcsolatokat a 2.5D/3D továbbfejlesztésű vagy overlay/javító tokozású rendszerekben. Ezen szabványok átvételével és a chipletek megfelelőségének ellenőrzésével a tervezők hozzájárulnak a chipletek interoperabilitásának ökoszisztémájának kiépítéséhez, csökkentve a félvezető technológia fejlesztésének költségeit és kockázatait.

Ez a megoldás segít lerövidíteni a piacra kerülési időt, automatizálni a szimulációt és a megfelelőségi tesztelés beállítását, például a feszültség-időzítő (VTF) funkciót, és leegyszerűsíteni a chiplet-tervezési folyamatot.

Hee-Soo Lee, a Keysight EDA nagysebességű digitális kliensfejlesztési vezetője elmondta: „Egy évvel ezelőtt a Keysight EDA piacra dobta a Chiplet PHY Designert, a piac első szilícium előtti validációs eszközét, amely mélyreható modellezési és szimulációs képességekkel rendelkezik; ez az eszköz lehetővé teszi a chiplet-tervezők számára, hogy gyorsan és pontosan ellenőrizzék, hogy terveik megfelelnek-e a specifikációknak a gyártás előtt. A legújabb kiadás megfelel az olyan folyamatosan fejlődő szabványoknak, mint az UCIe 2.0 és a BoW, és új funkciókat kínál, mint például a QDR órajel-ábrázolás és a rendszeráthallás-elemzés az egyenáramú buszokhoz. A mérnökök a Chiplet PHY Designert használják időmegtakarításra és a hibák csökkentésére, biztosítva, hogy terveik megfeleljenek a teljesítménykövetelményeknek a gyártás előtt.”

Forrás: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-design-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm