生産ラインへのAIの適用は簡単そうに見えるが難しい

AI - Ảnh 1. — 専門家が半導体チップ開発にAIを応用 - 写真：UMICH

これは、8月5日の午後にホーチミン市科学技術局イノベーションセンターが主催したワークショップ「半導体産業における人工知能（AI）ソリューション」で主要な話題となった。

専門家は、現在最大の障壁であると考えられている実稼働環境での実用的な実装機能を見つけることに重点を置いてきました。

アセンダス・システムズのエンジニアである専門家ドゥオン・クアン・フイ氏は、現代の生産ライン、特に半導体生産ラインでは、生産中のエラーを検出するためにAIモデルが必要だと語った。

たとえば、エンジニアは Deep Network Designer などのツールを使用してニューラルネットワークを構築、視覚化、微調整したり、Classification Learner を使用してさまざまなアルゴリズムを試し、実際のデータセットに最適なモデルを選択したりできます。

Huy 氏によると、難しいのは、モデルをトレーニング環境から実際の生産ラインに移すときに、そのモデルがラボと同じ精度を維持できるかどうかだということです。

アルゴリズムは、シミュレートされた環境では 99% の精度を達成できますが、グレア、ほこり、コンポーネントのわずかな回転などの単純な理由により、組み立てラインでの実際の製品欠陥を見逃してしまうからです。

「AI開発における課題はアルゴリズムにあるのではなく、研究室から現実世界に移行することにある」とフイ氏は断言した。

AI - Ảnh 2. — 専門家のズオン・クアン・ホイ氏がワークショップで講演 - 写真: TRONG NHAN

専門家によると、根本的かつ決定的な解決策の 1 つは、入力データを標準化し、正確なトレーニングデータセットを構築することです。

モデルの展開におけるエラーのほとんどは、露出オーバー、歪んだ、または焦点が合っていない画像、トレーニング環境とは異なる照明条件、またはわずかにずれたコンポーネントなど、一貫性のない入力データから発生するためです。

この問題を解決するために、専門家の Duong Quang Huy 氏は、トレーニングの前に、光のバランス調整、角度の調整、コントラストの強化、ノイズの除去などの手順を含めて画像データを標準化することを推奨しています。

同時に、ツールを使用した正確なラベル付け、または手動と自動のラベル付けの組み合わせにより、モデルは無関係な特徴に邪魔されることなく、エラーの真の特性を学習できるようになります。

同イベントでは、Navagisのカントリーディレクターである専門家トラン・キム・デュイ・ラン氏が、AI開発におけるもう一つのパラドックスを指摘しました。AIはチップ設計時間を30%短縮し、工場の生産性を最大25%向上させる可能性がある一方で、AIを運用するデータセンターは2030年までに世界の電力の最大21%を消費すると予想されています。

その文脈において、ラン氏は、集中型AIモデルからデバイス上の分散型AIモデル、具体的にはエッジAIとオンデバイスAIへの移行の重要性を強調しました。これは、持続可能性を確保するための戦略的トレンドと考えられています。

エッジAIでは、データはクラウドに完全に送信されるのではなく、スマートカメラ、マイクロコントローラー、組み込みボードなどのデバイス上で直接処理されます。これにより、伝送帯域幅が削減されるだけでなく、レイテンシも短縮され、プライバシーが向上します。そして最も重要なのは、中間処理ステップがなくなることで、タスクあたりの消費電力を100～1,000分の1に削減できることです。