Keysight ก้าวหน้าในการยืนยันชิปแบบครบวงจร

ขั้นตอนสุดท้ายของกระบวนการออกแบบชิป ซึ่งเรียกว่า ซิลิคอนเทปเอาต์ เป็นกระบวนการที่เข้มงวดและมีค่าใช้จ่ายสูง ทำให้มีโอกาสเกิดข้อผิดพลาดในการออกแบบน้อยมาก หากการออกแบบล้มเหลวหลังจากเทปเอาต์ ผู้ผลิตชิปจะต้องเริ่มวงจร “รีสปิน” ใหม่ ซึ่งอาจใช้เวลา 12 เดือนหรือมากกว่านั้น ความล่าช้าที่เกิดจากการออกแบบใหม่นี้ไม่เพียงแต่ต้องใช้ทรัพยากรด้านการวิจัยและพัฒนาที่มีราคาแพงมากขึ้นเท่านั้น แต่ยังทำให้ผู้ผลิตชิปไม่สามารถนำผลิตภัณฑ์ออกสู่ตลาดได้ทันเวลาอีกด้วย

Keysight đẩy mạnh công nghệ giúp xác minh sản phẩm chip hoàn chỉnh - Ảnh 1. — Keysight Technologies นำเสนอโซลูชันการวัดและการทดสอบที่หลากหลาย

แพลตฟอร์ม Keysight USPA ช่วยให้นักออกแบบและวิศวกรชิปมีคู่สัญญาณดิจิทัลที่สมบูรณ์ เพื่อตรวจสอบการออกแบบก่อนจะพัฒนาไปสู่การผลิตชิป ซึ่งช่วยลดความเสี่ยงของข้อผิดพลาดในการออกแบบและต้นทุนการออกแบบใหม่ แพลตฟอร์ม USPA ผสานรวมตัวแปลงสัญญาณความเร็วสูงพิเศษเข้ากับระบบสร้างต้นแบบ FPGA ประสิทธิภาพสูง ช่วยให้นักออกแบบมีทางเลือกอื่นนอกเหนือจากระบบสร้างต้นแบบแบบกำหนดเองที่เป็นกรรมสิทธิ์

นอกจากนี้ โซลูชันยังจัดเตรียมอินเทอร์เฟซอินพุต/เอาต์พุตที่เหมาะสมสำหรับแอปพลิเคชันต่างๆ รวมถึงการพัฒนาแอปพลิเคชันวิทยุ 6G หน่วยความจำความถี่วิทยุดิจิทัล การวิจัยฟิสิกส์ขั้นสูง และแอปพลิเคชันการรวบรวมข้อมูลความเร็วสูง เช่น เรดาร์และดาราศาสตร์วิทยุ

“แพลตฟอร์ม USPA ของ Keysight ช่วยเร่งกระบวนการพัฒนาชิปและลดความเสี่ยง มอบโซลูชันใหม่ที่ตอบโจทย์ความท้าทายของการออกแบบที่ล้ำสมัยในสภาพแวดล้อมที่มีต้นทุนสูง” ดร. โจอาคิม พีร์ลิงส์ รองประธานและผู้จัดการทั่วไปกลุ่มโซลูชัน เครือข่าย และศูนย์ข้อมูลของ Keysight กล่าว “แพลตฟอร์มอันทรงพลังนี้มอบฝาแฝดดิจิทัลของซิลิคอนในอนาคตให้กับนักพัฒนาชิป ช่วยให้พวกเขาสามารถตรวจสอบการออกแบบและอัลกอริทึมได้อย่างสมบูรณ์ ลดความเสี่ยงและต้นทุนที่เกี่ยวข้องกับการออกแบบใหม่”

ลิงค์ที่มา