Keysight เปิดตัวโซลูชันการออกแบบชิปเล็ตดิจิทัลความเร็วสูงใหม่

ซอฟต์แวร์ที่ได้รับการปรับปรุงนี้เพิ่มคุณสมบัติการจำลองสำหรับมาตรฐาน Universal Chiplet Interconnect Express (UCIe) 2.0 และเพิ่มการรองรับมาตรฐาน Bunch of Wires (BoW) ของโครงการ Open Computer Chiplet PHY Designer เป็นโซลูชันการออกแบบชิปเล็ตแบบ die-to-die (D2D) ขั้นสูงและระดับระบบ ช่วยให้สามารถตรวจสอบความถูกต้องก่อนถึงระดับซิลิคอน ทำให้ขั้นตอนการออกแบบและการผลิตชิปง่ายขึ้น

Keysight Technologies รองรับโซลูชันการประมวลผลข้อมูลต่างๆ แล้ว

เนื่องจาก AI และชิปศูนย์ข้อมูลมีความซับซ้อนมากขึ้น การสร้างความมั่นใจในการสื่อสารที่เชื่อถือได้ระหว่างชิปจึงมีความสำคัญอย่างยิ่งต่อประสิทธิภาพการทำงาน ตลาดกำลังรับมือกับความท้าทายนี้ด้วยมาตรฐานเปิดใหม่ๆ เช่น UCIe และ BoW เพื่อกำหนดการเชื่อมต่อระหว่างชิปในบรรจุภัณฑ์แบบ 2.5D Enhanced/3D หรือแบบซ้อนทับ/แบบปรับปรุง การนำมาตรฐานเหล่านี้มาใช้และการตรวจสอบการปฏิบัติตามข้อกำหนดของชิปเล็ต ช่วยให้นักออกแบบมีส่วนร่วมในการพัฒนาระบบนิเวศของการทำงานร่วมกันของชิปเล็ต ซึ่งช่วยลดต้นทุนและความเสี่ยงในการพัฒนาเทคโนโลยีเซมิคอนดักเตอร์

นอกจากนี้ โซลูชันนี้ยังช่วยลดระยะเวลาในการนำผลิตภัณฑ์ออกสู่ตลาด ทำให้การจำลองและการตั้งค่าการทดสอบการปฏิบัติตามข้อกำหนดเป็นแบบอัตโนมัติ เช่น ฟังก์ชันการถ่ายโอนแรงดันไฟฟ้า (VTF) และทำให้กระบวนการออกแบบชิปเล็ตง่ายขึ้น

“หนึ่งปีที่ผ่านมา Keysight EDA ได้เปิดตัว Chiplet PHY Designer ซึ่งเป็นเครื่องมือตรวจสอบก่อนการผลิตซิลิคอนตัวแรกของตลาดที่มีความสามารถในการสร้างแบบจำลองและการจำลองเชิงลึก ช่วยให้นักออกแบบชิปเล็ตสามารถตรวจสอบได้อย่างรวดเร็วและแม่นยำว่าการออกแบบของพวกเขาเป็นไปตามข้อกำหนดก่อนการผลิต” ฮี-ซู ลี หัวหน้าฝ่ายพัฒนาลูกค้า ฝ่ายดิจิทัลความเร็วสูงของ Keysight EDA กล่าว “เวอร์ชันล่าสุดนี้ตรงตามมาตรฐานที่พัฒนาอย่างต่อเนื่อง เช่น UCIe 2.0 และ BoW และมาพร้อมฟีเจอร์ใหม่ๆ เช่น การแมปสัญญาณนาฬิกา QDR และการวิเคราะห์ครอสทอล์คของระบบสำหรับบัสแบบทิศทางเดียว วิศวกรใช้ Chiplet PHY Designer เพื่อประหยัดเวลาและลดข้อผิดพลาด ทำให้มั่นใจได้ว่าการออกแบบของพวกเขาเป็นไปตามข้อกำหนดด้านประสิทธิภาพก่อนการผลิต”

ที่มา: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm