Keysight משיקה פתרון חדש לעיצוב שבבים דיגיטלי במהירות גבוהה

[מודעה_1]

תוכנה משופרת זו מוסיפה תכונות סימולציה עבור תקן Universal Chiplet Interconnect Express (UCIe) 2.0 ומוסיפה תמיכה עבור תקן Bunch of Wires (BoW) של פרויקט המחשב הפתוח. כפתרון מתקדם לתכנון שבבים ברמת מערכת (D2D) וברמת מערכת, Chiplet PHY Designer מאפשר אימות ברמת טרום-סיליקון, ומפשט את תהליך תכנון וייצור השבבים.

Keysight ra mắt giải pháp thiết kế chiplet kỹ thuật số tốc độ cao mới- Ảnh 1. — Keysight Technologies תומכת כעת במגוון פתרונות עיבוד נתונים

ככל ששבבי בינה מלאכותית ומרכזי נתונים הופכים מורכבים יותר ויותר, הבטחת תקשורת אמינה בין שבבים היא קריטית לביצועים. השוק מתמודד עם אתגר זה באמצעות סטנדרטים פתוחים מתפתחים כמו UCIe ו-BoW כדי להגדיר חיבורים בין שבבים באריזות 2.5D משופרות/3D או שכבת-על/משופרות. על ידי אימוץ סטנדרטים אלה ואימות תאימות שבבים, מעצבים תורמים לפיתוח מערכת אקולוגית של יכולת פעולה הדדית של שבבים, ומפחיתים את העלות והסיכון הכרוכים בפיתוח טכנולוגיית מוליכים למחצה.

הפתרון גם מסייע בקיצור זמן ההגעה לשוק, הופך את הסימולציה והגדרת בדיקות התאימות לאוטומטיות, כגון פונקציית העברת מתח (VTF), ומפשט את תהליך תכנון השבבים.

"לפני שנה, Keysight EDA השיקה את Chiplet PHY Designer ככלי האימות הראשון בשוק לאימות טרום-סיליקון עם יכולות מידול וסימולציה מעמיקות; הוא מאפשר למתכנני שבבים לאמת במהירות ובדייקנות שהעיצובים שלהם עומדים במפרטים לפני הייצור", אמר הי-סו לי, ראש פיתוח לקוחות, High-Speed Digital, Keysight EDA. "הגרסה האחרונה עומדת בתקנים מתפתחים כמו UCIe 2.0 ו-BoW, ומספקת תכונות חדשות כמו מיפוי שעון QDR וניתוח קרו-דיבור של המערכת עבור אפיקים חד כיווניים. מהנדסים משתמשים ב-Chiplet PHY Designer כדי לחסוך זמן ולהפחית שגיאות, תוך הבטחה שהעיצובים שלהם עומדים בדרישות הביצועים לפני הייצור."

[מודעה_2]
מקור: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm