Keysight Meluncurkan Solusi Desain Chiplet Digital Berkecepatan Tinggi Baru

Perangkat lunak yang disempurnakan ini menambahkan kemampuan simulasi untuk standar Universal Chiplet Interconnect Express (UCIe) 2.0 dan menambahkan dukungan untuk standar Bunch of Wires (BoW) dari Open Computer Project. Sebagai solusi desain chiplet tingkat sistem dan desain die-to-die (D2D) yang canggih, Chiplet PHY Designer memungkinkan validasi tingkat pra-silikon, sehingga menyederhanakan proses desain dan manufaktur chip.

Keysight Technologies sekarang mendukung berbagai solusi pemrosesan data

Seiring dengan semakin kompleksnya AI dan chip pusat data, memastikan komunikasi yang andal antar chip sangat penting untuk memastikan kinerjanya. Pasar mengatasi tantangan ini dengan munculnya standar terbuka seperti UCIe dan BoW untuk mendefinisikan interkoneksi antar chiplet dalam kemasan 2.5D yang disempurnakan/3D atau overlay/enhanced. Dengan mengadopsi standar-standar ini dan memverifikasi kepatuhan terhadap chiplet, para perancang berkontribusi dalam membangun ekosistem interoperabilitas chiplet, yang mengurangi biaya dan risiko pengembangan teknologi semikonduktor.

Solusi ini juga membantu mempersingkat waktu pemasaran, mengotomatiskan simulasi dan pengaturan uji kepatuhan, seperti fungsi transfer tegangan (VTF), dan menyederhanakan proses desain chiplet.

Setahun yang lalu, Keysight EDA meluncurkan Chiplet PHY Designer sebagai alat validasi pra-silikon pertama di pasaran dengan kemampuan pemodelan dan simulasi yang mendalam; alat ini memungkinkan para perancang chiplet untuk memverifikasi dengan cepat dan akurat bahwa desain mereka memenuhi spesifikasi sebelum diproduksi,” ujar Hee-Soo Lee, kepala pengembangan pelanggan untuk segmen digital berkecepatan tinggi, Keysight EDA. “Rilis terbaru ini memenuhi standar yang sedang berkembang seperti UCIe 2.0 dan BoW, serta menyediakan fitur-fitur baru seperti pemetaan jam QDR dan analisis crosstalk sistem untuk bus unidirectional. Para insinyur menggunakan Chiplet PHY Designer untuk menghemat waktu dan mengurangi kesalahan, memastikan desain mereka memenuhi persyaratan kinerja sebelum diproduksi.”

Sumber: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm