Keysight Melancarkan Penyelesaian Reka Bentuk Chiplet Digital Berkelajuan Tinggi Baharu

Perisian yang dipertingkatkan ini menambah ciri simulasi untuk piawaian Universal Chiplet Interconnect Express (UCIe) 2.0 dan menambah sokongan untuk standard Bunch of Wires (BoW) Projek Komputer Terbuka. Sebagai penyelesaian reka bentuk ciplet peringkat sistem (D2D) dan peringkat sistem, Chiplet PHY Designer membolehkan pengesahan tahap pra-silikon, memudahkan reka bentuk cip dan proses pembuatan.

Keysight Technologies kini menyokong pelbagai penyelesaian pemprosesan data

Memandangkan AI dan cip pusat data menjadi semakin kompleks, memastikan komunikasi yang boleh dipercayai antara cip adalah penting untuk prestasi. Pasaran menangani cabaran ini dengan standard terbuka yang muncul seperti UCIe dan BoW untuk menentukan kesalinghubungan antara cip dalam pembungkusan 2.5D dipertingkat/3D atau tindanan/dipertingkatkan. Dengan mengguna pakai piawaian ini dan mengesahkan pematuhan ciplet, pereka bentuk menyumbang kepada pembangunan ekosistem kebolehoperasian ciplet, mengurangkan kos dan risiko pembangunan teknologi semikonduktor.

Penyelesaian ini juga membantu memendekkan masa untuk memasarkan, mengautomasikan simulasi dan persediaan ujian pematuhan, seperti fungsi pemindahan voltan (VTF), dan memudahkan proses reka bentuk ciplet.

"Setahun yang lalu, Keysight EDA melancarkan Chiplet PHY Designer sebagai alat pengesahan pra-silikon pertama di pasaran dengan keupayaan pemodelan dan simulasi yang mendalam; ia membolehkan pereka chiplet mengesahkan dengan cepat dan tepat bahawa reka bentuk mereka memenuhi spesifikasi sebelum pembuatan," kata Hee-Soo Lee, Ketua Pembangunan Pelanggan, EDA Berkelajuan Tinggi, Keysight. "Keluaran terkini memenuhi piawaian yang berkembang seperti UCIe 2.0 dan BoW, dan menyediakan ciri baharu seperti pemetaan jam QDR dan analisis crosstalk sistem untuk bas satu arah. Jurutera menggunakan Pereka Chiplet PHY untuk menjimatkan masa dan mengurangkan ralat, memastikan reka bentuk mereka memenuhi keperluan prestasi sebelum pembuatan."

Sumber: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-design-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm