Keysight راهکار جدید طراحی چیپلت دیجیتال پرسرعت را عرضه می‌کند

این نرم‌افزار بهبودیافته، ویژگی‌های شبیه‌سازی را برای استاندارد Universal Chiplet Interconnect Express (UCIe) 2.0 اضافه می‌کند و از استاندارد Bunch of Wires (BoW) پروژه Open Computer پشتیبانی می‌کند. Chiplet PHY Designer به عنوان یک راهکار پیشرفته طراحی چیپلت از نوع Die-to-Die (D2D) و در سطح سیستم، امکان اعتبارسنجی در سطح پیش از سیلیکون را فراهم می‌کند و فرآیند طراحی و تولید تراشه را ساده می‌سازد.

Keysight Technologies اکنون از راه‌حل‌های مختلف پردازش داده پشتیبانی می‌کند

با پیچیده‌تر شدن روزافزون تراشه‌های هوش مصنوعی و مراکز داده، تضمین ارتباط قابل اعتماد بین تراشه‌ها برای عملکرد بسیار مهم است. بازار با استانداردهای باز نوظهور مانند UCIe و BoW برای تعریف اتصالات بین تراشه‌ها در بسته‌بندی‌های ۲.۵ بعدی/سه‌بعدی یا روکش/بهبودیافته، به این چالش می‌پردازد. با اتخاذ این استانداردها و تأیید انطباق چیپلت‌ها، طراحان به توسعه اکوسیستمی از قابلیت همکاری چیپلت‌ها کمک می‌کنند و هزینه و ریسک توسعه فناوری نیمه‌هادی را کاهش می‌دهند.

این راهکار همچنین به کوتاه شدن زمان عرضه به بازار، خودکارسازی شبیه‌سازی و تنظیمات تست انطباق، مانند تابع انتقال ولتاژ (VTF) و ساده‌سازی فرآیند طراحی چیپلت کمک می‌کند.

هی-سو لی، رئیس توسعه مشتری، دیجیتال پرسرعت، Keysight EDA، گفت: «یک سال پیش، Keysight EDA چیپلت PHY Designer را به عنوان اولین ابزار اعتبارسنجی پیش از سیلیکون بازار با قابلیت‌های مدل‌سازی و شبیه‌سازی عمیق راه‌اندازی کرد. این ابزار طراحان چیپلت را قادر می‌سازد تا قبل از تولید، به سرعت و با دقت تأیید کنند که طرح‌هایشان با مشخصات مطابقت دارد.» «آخرین نسخه مطابق با استانداردهای در حال تحول مانند UCIe 2.0 و BoW است و ویژگی‌های جدیدی مانند نقشه‌برداری ساعت QDR و تجزیه و تحلیل تداخل سیستم برای گذرگاه‌های یک‌طرفه را ارائه می‌دهد. مهندسان از چیپلت PHY Designer برای صرفه‌جویی در زمان و کاهش خطاها استفاده می‌کنند و اطمینان حاصل می‌کنند که طرح‌های آنها قبل از تولید، الزامات عملکرد را برآورده می‌کنند.»

منبع: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-design-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm