चिप डिज़ाइन प्रक्रिया का अंतिम चरण—जिसे सिलिकॉन टेपआउट कहा जाता है—एक कठोर और महंगी प्रक्रिया है जिसमें डिज़ाइन में त्रुटि की बहुत कम गुंजाइश होती है। अगर टेपआउट के बाद कोई डिज़ाइन विफल हो जाता है, तो चिप निर्माताओं को एक नया "री-स्पिन" चक्र शुरू करना होगा जिसमें 12 महीने या उससे ज़्यादा समय लग सकता है। इस पुनर्डिज़ाइन के कारण होने वाली देरी के लिए न केवल अतिरिक्त, महंगे अनुसंधान और विकास संसाधनों की आवश्यकता होती है, बल्कि चिप निर्माताओं को अपने उत्पादों को समय पर बाज़ार में लाने से भी रोका जा सकता है।
कीसाइट टेक्नोलॉजीज मापन और परीक्षण समाधानों की एक विस्तृत श्रृंखला प्रदान करती है।
कीसाइट यूएसपीए प्लेटफ़ॉर्म चिप डिज़ाइनरों और इंजीनियरों को चिप निर्माण शुरू करने से पहले डिज़ाइनों का सत्यापन करने के लिए संपूर्ण सिग्नलों का एक डिजिटल ट्विन प्रदान करता है, जिससे डिज़ाइन संबंधी त्रुटियों और पुनर्निर्देशन लागतों का जोखिम कम होता है। यूएसपीए प्लेटफ़ॉर्म अल्ट्रा-फास्ट सिग्नल कन्वर्टर्स को एक उच्च-प्रदर्शन एफपीजीए प्रोटोटाइपिंग सिस्टम के साथ एकीकृत करता है, जिससे डिज़ाइनरों को मालिकाना, कस्टम प्रोटोटाइपिंग सिस्टम का एक विकल्प मिलता है।
इसके अलावा, यह समाधान 6G रेडियो अनुप्रयोग विकास, डिजिटल रेडियो फ्रीक्वेंसी मेमोरी, उन्नत भौतिकी अनुसंधान और उच्च गति डेटा अधिग्रहण अनुप्रयोगों, जैसे रडार और रेडियो खगोल विज्ञान सहित अनुप्रयोगों के लिए उपयुक्त इनपुट/आउटपुट इंटरफेस भी प्रदान करता है।
कीसाइट के नेटवर्क और डेटा सेंटर समाधान समूह के उपाध्यक्ष और महाप्रबंधक डॉ. जोआचिम पीर्लिंग्स ने कहा, "कीसाइट का यूएसपीए प्लेटफ़ॉर्म चिप विकास प्रक्रिया को तेज़ और जोखिम-मुक्त बनाता है, और एक ऐसा नया समाधान प्रदान करता है जो उच्च-लागत वाले वातावरण में अत्याधुनिक डिज़ाइनों की चुनौतियों का समाधान करता है।" उन्होंने आगे कहा, "यह शक्तिशाली प्लेटफ़ॉर्म चिप डेवलपर्स को उनके भविष्य के सिलिकॉन का एक डिजिटल ट्विन प्रदान करता है, जिससे वे डिज़ाइनों और एल्गोरिदम को पूरी तरह से सत्यापित कर सकते हैं, और पुनर्निर्देशन से जुड़े जोखिमों और लागतों को कम कर सकते हैं।"
[विज्ञापन_2]
स्रोत लिंक
टिप्पणी (0)