Denne forbedrede programvaren legger til simuleringsfunksjoner for Universal Chiplet Interconnect Express (UCIe) 2.0-standarden og støtter Open Computer Projects Bunch of Wires (BoW)-standard. Som en avansert die-to-die (D2D) og systemnivå-brikkedesignløsning muliggjør Chiplet PHY Designer validering på pre-silisiumnivå, noe som forenkler brikkedesign- og produksjonsprosessen.
Keysight Technologies støtter nå ulike databehandlingsløsninger
I sammenheng med stadig mer komplekse brikker for AI og datasentre, er det avgjørende for ytelsen å sikre pålitelig kommunikasjon mellom brikker. Markedet tar tak i denne utfordringen med nye åpne standarder som UCIe og BoW for å definere koblingene mellom brikker i 2.5D/3D-forbedring eller overlay/forbedringspakker. Ved å ta i bruk disse standardene og verifisere brikkesamsvar, bidrar designere til å bygge et økosystem av brikkeinteroperabilitet, noe som reduserer kostnader og risikoer i utvikling av halvlederteknologi.
Løsningen bidrar også til å forkorte tiden til markedet, automatiserer simulering og oppsett av samsvarstester, for eksempel spenningsoverføringsfunksjon (VTF), og forenkler designprosessen for brikkesett.
«For et år siden lanserte Keysight EDA Chiplet PHY Designer som markedets første valideringsverktøy for pre-silisium med dyptgående modellerings- og simuleringsmuligheter. Det gjør det mulig for chiplet-designere raskt og nøyaktig å bekrefte at designene deres oppfyller spesifikasjonene før produksjon», sa Hee-Soo Lee, leder for kundeutvikling, High-Speed Digital, Keysight EDA. «Den nyeste utgivelsen oppfyller utviklende standarder som UCIe 2.0 og BoW, og tilbyr nye funksjoner som QDR-klokkekartlegging og systemkryssanalyse for enveisbusser. Ingeniører bruker Chiplet PHY Designer for å spare tid og redusere feil, og sikrer at designene deres oppfyller ytelseskrav før produksjon.»
[annonse_2]
Kilde: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-design-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm






Kommentar (0)