Keysight bringt neue High-Speed-Digital-Chiplet-Designlösung auf den Markt

[Anzeige_1]

Diese erweiterte Software bietet Simulationsfunktionen für den Universal Chiplet Interconnect Express (UCIe) 2.0-Standard und unterstützt den Bunch of Wires (BoW)-Standard des Open Computer Project. Als fortschrittliche Chiplet-Designlösung auf Die-to-Die- (D2D) und Systemebene ermöglicht Chiplet PHY Designer die Validierung auf Siliziumebene und vereinfacht so den Chipdesign- und Herstellungsprozess.

Keysight ra mắt giải pháp thiết kế chiplet kỹ thuật số tốc độ cao mới- Ảnh 1. — Keysight Technologies unterstützt jetzt verschiedene Datenverarbeitungslösungen

Da KI- und Rechenzentrumschips immer komplexer werden, ist eine zuverlässige Kommunikation zwischen den Chips entscheidend für die Leistung. Der Markt begegnet dieser Herausforderung mit neuen offenen Standards wie UCIe und BoW, um Verbindungen zwischen Chips in 2,5D-/3D- oder Overlay-/Enhanced-Packaging zu definieren. Durch die Übernahme dieser Standards und die Überprüfung der Chiplet-Konformität tragen Designer zur Entwicklung eines Ökosystems der Chiplet-Interoperabilität bei und reduzieren so Kosten und Risiken der Halbleitertechnologieentwicklung.

Die Lösung trägt außerdem dazu bei, die Markteinführungszeit zu verkürzen, die Simulation und den Aufbau von Konformitätstests, wie etwa der Spannungsübertragungsfunktion (VTF), zu automatisieren und den Chiplet-Designprozess zu vereinfachen.

„Vor einem Jahr brachte Keysight EDA den Chiplet PHY Designer als erstes Pre-Silicon-Validierungstool mit umfassenden Modellierungs- und Simulationsfunktionen auf den Markt. Damit können Chiplet-Designer schnell und präzise überprüfen, ob ihre Designs vor der Fertigung den Spezifikationen entsprechen“, sagte Hee-Soo Lee, Head of Customer Development, High-Speed Digital, Keysight EDA. „Die neueste Version erfüllt aktuelle Standards wie UCIe 2.0 und BoW und bietet neue Funktionen wie QDR-Takt-Mapping und System-Übersprechanalyse für unidirektionale Busse. Ingenieure nutzen den Chiplet PHY Designer, um Zeit zu sparen, Fehler zu reduzieren und sicherzustellen, dass ihre Designs vor der Fertigung die Leistungsanforderungen erfüllen.“

[Anzeige_2]
Quelle: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm